公开(公告)号：US20100115234A1

公开(公告)日：2010-05-06

申请号：US12263302

申请日：2008-10-31

申请人： Gregory J. Faanes ,  Eric P. Lundberg ,  Abdulla Bataineh ,  Timothy J. Johnson ,  Michael Parker ,  James Robert Kohn ,  Steven L. Scott ,  Robert Alverson

发明人： Gregory J. Faanes ,  Eric P. Lundberg ,  Abdulla Bataineh ,  Timothy J. Johnson ,  Michael Parker ,  James Robert Kohn ,  Steven L. Scott ,  Robert Alverson

IPC分类号： G06F15/76 ,  G06F9/06

CPC分类号： G06F15/8053

摘要： A processor core, comprises one or more vector units operable to change between a fine-grained vector mode having a shorter maximum vector length and a coarse-grained vector mode having a longer maximum vector length. Changing vector modes comprises halting all instruction stream execution in the core, flushing one or more registers in a register space, reconfiguring one or more vector registers in the register space, and restarting instruction execution in the core.

摘要翻译： 处理器核心包括一个或多个向量单元，其可操作以在具有较短最大向量长度的细粒子矢量模式和具有较长最大向量长度的粗粒矢量模式之间进行切换。 更改向量模式包括停止核心中的所有指令流执行，刷新寄存器空间中的一个或多个寄存器，重新配置寄存器空间中的一个或多个向量寄存器，以及重新启动核心中的指令执行。

公开(公告)号：US08601236B2

公开(公告)日：2013-12-03

申请号：US13409033

申请日：2012-02-29

申请人： Gregory J. Faanes ,  Eric P. Lundberg ,  Abdulla Bataineh ,  Timothy J. Johnson ,  Michael Parker ,  James Robert Kohn ,  Steven L. Scott ,  Robert Alverson

发明人： Gregory J. Faanes ,  Eric P. Lundberg ,  Abdulla Bataineh ,  Timothy J. Johnson ,  Michael Parker ,  James Robert Kohn ,  Steven L. Scott ,  Robert Alverson

IPC分类号： G06F15/00

CPC分类号： G06F15/8053

摘要： A processor core, comprises one or more vector units operable to change between a fine-grained vector mode having a shorter maximum vector length and a coarse-grained vector mode having a longer maximum vector length. Changing vector modes comprises halting all instruction stream execution in the core, flushing one or more registers in a register space, reconfiguring one or more vector registers in the register space, and restarting instruction execution in the core.

摘要翻译： 处理器核心包括一个或多个向量单元，其可操作以在具有较短最大向量长度的细粒子矢量模式和具有较长最大向量长度的粗粒矢量模式之间进行切换。 更改向量模式包括停止核心中的所有指令流执行，刷新寄存器空间中的一个或多个寄存器，重新配置寄存器空间中的一个或多个向量寄存器，以及重新启动核心中的指令执行。

公开(公告)号：US20120221830A1

公开(公告)日：2012-08-30

申请号：US13409033

申请日：2012-02-29

申请人： Gregory J. Faanes ,  Eric P. Lundberg ,  Abdulla Bataineh ,  Timothy J. Johnson ,  Michael Parker ,  James Robert Kohn ,  Steven L. Scott ,  Robert Alverson

发明人： Gregory J. Faanes ,  Eric P. Lundberg ,  Abdulla Bataineh ,  Timothy J. Johnson ,  Michael Parker ,  James Robert Kohn ,  Steven L. Scott ,  Robert Alverson

IPC分类号： G06F15/76

CPC分类号： G06F15/8053

摘要： A processor core, comprises one or more vector units operable to change between a fine-grained vector mode having a shorter maximum vector length and a coarse-grained vector mode having a longer maximum vector length. Changing vector modes comprises halting all instruction stream execution in the core, flushing one or more registers in a register space, reconfiguring one or more vector registers in the register space, and restarting instruction execution in the core.

摘要翻译： 处理器核心包括一个或多个向量单元，其可操作以在具有较短最大向量长度的细粒子矢量模式和具有较长最大向量长度的粗粒矢量模式之间进行切换。 更改向量模式包括停止核心中的所有指令流执行，刷新寄存器空间中的一个或多个寄存器，重新配置寄存器空间中的一个或多个向量寄存器，以及重新启动核心中的指令执行。

公开(公告)号：US20100115236A1

公开(公告)日：2010-05-06

申请号：US12263305

申请日：2008-10-31

申请人： Abdulla Bataineh ,  James Robert Kohn ,  Eric P. Lundberg ,  Timothy J. Johnson ,  Thomas L. Court ,  Gregory J. Faanes ,  Steven L. Scott

发明人： Abdulla Bataineh ,  James Robert Kohn ,  Eric P. Lundberg ,  Timothy J. Johnson ,  Thomas L. Court ,  Gregory J. Faanes ,  Steven L. Scott

IPC分类号： G06F15/76 ,  G06F9/06

CPC分类号： G06F9/30101 ,  G06F9/52

摘要： A multiprocessor computer system having a plurality of processing elements comprises one or more core-level hierarchical shared semaphore registers, wherein each core-level hierarchical shared semaphore register is coupled to a different processor core. Each hierarchical shared semaphore register is writable to each of a plurality of streams executing on the coupled processor core. One or more chip-level hierarchical shared semaphore registers are also coupled to plurality of processor cores, each chip-level hierarchical shared semaphore register writable to each of the plurality of processor cores.

摘要翻译： 具有多个处理元件的多处理器计算机系统包括一个或多个核心级别分层共享信号量寄存器，其中每个核心级别分层共享信号量寄存器耦合到不同的处理器核心。 每个分层共享信号量寄存器对于在耦合的处理器核上执行的多个流中的每一个是可写的。 一个或多个芯片级别分层共享信号量寄存器也耦合到多个处理器核，每个芯片级分级共享信号量寄存器可写入多个处理器核心中的每一个。