公开(公告)号：US4219590A

公开(公告)日：1980-08-26

申请号：US26193

申请日：1979-04-02

申请人： Hiroji Shibazaki ,  Setsuji Edagawa ,  Yoshinaga Okamoto

发明人： Hiroji Shibazaki ,  Setsuji Edagawa ,  Yoshinaga Okamoto

IPC分类号： C08K9/00 ,  C01F11/18 ,  C08K3/26 ,  C08K9/02 ,  C08L7/00 ,  C08L21/00 ,  C09C1/00 ,  C09C1/02 ,  B05D7/00

CPC分类号： C01F11/185 ,  C09C1/021 ,  C09C1/024 ,  C01P2004/03 ,  C01P2004/61 ,  C01P2006/12

摘要： A method for improving calcium carbonate by causing calcium carbonate particles to undergo contact reaction with an acid gas capable of reacting with calcium carbonate for finely uniformizing the calcium carbonate particle size and, at the same time, coating the surface of the calcium carbonate particles with the calcium salt of the acid of the acid gas.

摘要翻译： 一种通过使碳酸钙颗粒与能够与碳酸钙反应的酸性气体进行接触反应来精细地使碳酸钙颗粒尺寸均匀化并且同时用碳酸钙颗粒的表面涂覆碳酸钙颗粒的表面来改进碳酸钙的方法 钙盐酸的酸性气体。

公开(公告)号：US20070101302A1

公开(公告)日：2007-05-03

申请号：US11492055

申请日：2006-07-25

申请人： Yoshinaga Okamoto

发明人： Yoshinaga Okamoto

IPC分类号： G06F17/50

CPC分类号： G06F17/5036

摘要： The waveform created by a circuit simulator is selected. The input data 11 inputted by an inputting means are obtained for a point on the waveform or the waveform. The selected waveform and the input data 11 are analyzed by a waveform analyzing means 12 to create circuit parameter updating information 13. On the basis of the circuit parameter updating information 13, net list data are updated and the circuit simulator 5 is operated recursively. Thus, the circuit design capable of making a desired waveform can be realized.

摘要翻译： 选择由电路仿真器创建的波形。 通过输入装置输入的输入数据11是针对波形或波形上的点获得的。 所选择的波形和输入数据11由波形分析装置12分析，以产生电路参数更新信息13.基于电路参数更新信息13，更新净列表数据，并循环地操作电路模拟器5。 因此，可以实现能够产生期望波形的电路设计。

公开(公告)号：US20100242011A1

公开(公告)日：2010-09-23

申请号：US12594271

申请日：2009-02-17

申请人： Kiyohito Mukai ,  Masanori Ito ,  Yoshinaga Okamoto ,  Seijiro Kojima

发明人： Kiyohito Mukai ,  Masanori Ito ,  Yoshinaga Okamoto ,  Seijiro Kojima

IPC分类号： G06F17/50

CPC分类号： G06F17/5068 ,  G03F1/36 ,  H01L27/0207

摘要： In a semiconductor integrated circuit mask layout verification method, a layout pattern division condition 108, according to which a plurality of specific layout patterns that need to have identical circuit characteristics are included, is input in a condition input step 109. In a data division step 103, input mask layout design data is divided into a plurality of layout pattern groups according to the layout pattern division condition. In a standard pattern selection step 105, a standard pattern serving as a standard in pattern matching is selected for each of the divided layout pattern groups. In a pattern matching step 106, for each of the layout pattern groups, layout patterns included in that layout pattern group are compared with the standard pattern.

摘要翻译： 在半导体集成电路掩模布局验证方法中，在条件输入步骤109中输入需要包含具有相同电路特性的多个特定布局图案的布局图案划分条件108.在数据分割步骤 如图103所示，输入掩模布局设计数据根据布局图案划分条件被划分为多个布局图案组。 在标准图案选择步骤105中，为每个划分的布局图案组选择用作图案匹配中的标准的标准图案。 在图案匹配步骤106中，对于每个布局图案组，将包括在该布局图案组中的布局图案与标准图案进行比较。