公开(公告)号：US20050172254A1

公开(公告)日：2005-08-04

申请号：US10846517

申请日：2004-05-17

申请人： Hitoshi Watanabe ,  Hideaki Konishi ,  Yuko Katoh ,  Kazuyuki Yamamura ,  Naoko Karasawa ,  Takeshi Doi ,  Osamu Okano ,  Junko Kumagai ,  Koichi Itaya ,  Daisuke Tsukuda ,  Ryuji Shimizu ,  Toshihito Shimizu

发明人： Hitoshi Watanabe ,  Hideaki Konishi ,  Yuko Katoh ,  Kazuyuki Yamamura ,  Naoko Karasawa ,  Takeshi Doi ,  Osamu Okano ,  Junko Kumagai ,  Koichi Itaya ,  Daisuke Tsukuda ,  Ryuji Shimizu ,  Toshihito Shimizu

IPC分类号： G06F17/50 ,  G01R31/28 ,  G01R31/317 ,  G01R31/3185 ,  H01L21/82

CPC分类号： G06F17/5045 ,  G01R31/31724 ,  G01R31/318555 ,  H01L2924/0002 ,  H01L2924/00

摘要： A design support apparatus includes a unit that inputs a user net list created by using hard macro cells excluding test circuits, and a unit that arranges hard macro cells using a frame into which hard macro cells, where timing-converged physical information includes test terminals, and test circuits are embedded as arrangement/wiring information. Moreover, includes a unit that arranges and wires the test circuits using the arrangement/wiring information of the test circuit embedded into the frame, a unit that recognizes arrangement/wiring information where the arrangement/wiring information of the test circuits is removed from arrangement/wiring information obtained by wiring, and a unit outputs a net list of a logic structure.

摘要翻译： 设计支持装置包括：输入通过使用除了测试电路之外的硬宏小区创建的用户网络列表的单元，以及使用硬宏小区来排列硬宏小区的单元，硬宏小区（其中定时收敛的物理信息包括测试终端） 并且测试电路被嵌入作为布置/布线信息。 此外，包括使用嵌入到框架中的测试电路的布置/布线信息来布置和布线测试电路的单元，识别布置/布线信息的单元，其中测试电路的布置/布线信息从布置/ 通过布线获得的布线信息，单元输出逻辑结构的网表。

公开(公告)号：US07315997B2

公开(公告)日：2008-01-01

申请号：US10846517

申请日：2004-05-17

申请人： Hitoshi Watanabe ,  Hideaki Konishi ,  Yuko Katoh ,  Kazuyuki Yamamura ,  Naoko Karasawa ,  Takeshi Doi ,  Osamu Ōkano ,  Junko Kumagai ,  Koichi Itaya ,  Daisuke Tsukuda ,  Ryuji Shimizu ,  Toshihito Shimizu

发明人： Hitoshi Watanabe ,  Hideaki Konishi ,  Yuko Katoh ,  Kazuyuki Yamamura ,  Naoko Karasawa ,  Takeshi Doi ,  Osamu Ōkano ,  Junko Kumagai ,  Koichi Itaya ,  Daisuke Tsukuda ,  Ryuji Shimizu ,  Toshihito Shimizu

IPC分类号： G06F17/50

CPC分类号： G06F17/5045 ,  G01R31/31724 ,  G01R31/318555 ,  H01L2924/0002 ,  H01L2924/00

摘要： A design support apparatus includes a unit that inputs a user net list created by using hard macro cells excluding test circuits, and a unit that arranges hard macro cells using a frame into which hard macro cells, where timing-converged physical information includes test terminals, and test circuits are embedded as arrangement/wiring information. Moreover, includes a unit that arranges and wires the test circuits using the arrangement/wiring information of the test circuit embedded into the frame, a unit that recognizes arrangement/wiring information where the arrangement/wiring information of the test circuits is removed from arrangement/wiring information obtained by wiring, and a unit outputs a net list of a logic structure.

摘要翻译： 设计支持装置包括：输入通过使用除了测试电路之外的硬宏小区创建的用户网络列表的单元，以及使用硬宏小区来排列硬宏小区的单元，硬宏小区（其中定时收敛的物理信息包括测试终端） 并且测试电路被嵌入作为布置/布线信息。 此外，包括使用嵌入到框架中的测试电路的布置/布线信息来布置和布线测试电路的单元，识别布置/布线信息的单元，其中测试电路的布置/布线信息从布置/ 通过布线获得的布线信息，单元输出逻辑结构的网表。

公开(公告)号：US20060206772A1

公开(公告)日：2006-09-14

申请号：US11214849

申请日：2005-08-31

申请人： Naoko Karasawa ,  Hideaki Konishi ,  Yuko Katoh

发明人： Naoko Karasawa ,  Hideaki Konishi ,  Yuko Katoh

IPC分类号： G01R31/28 ,  G06F11/00

CPC分类号： G01R31/31907

摘要： In an apparatus for supporting test pattern generation, when an acquiring unit acquires connection information of a target circuit to be tested and an untested path, a detecting unit detects paths between all flip-flop cells in the target circuit to create an untested path list. A path extracting unit extracts tested paths and creates a tested path list. A search unit creates a search-result list. A cell extracting unit extracts an untested cell and changes end flags of the untested paths including the untested cell extracted from “0” to “1”. When all end flags in the untested path list are changed to “1”, a correcting unit corrects the connection information, so that a dummy buffer is inserted and connected to a data pin of the untested cell.

摘要翻译： 在用于支持测试图形生成的装置中，当获取单元获取要测试的目标电路和未测试路径的连接信息时，检测单元检测目标电路中的所有触发器单元之间的路径以创建未测试路径列表。 路径提取单元提取测试路径并创建测试路径列表。 搜索单元创建搜索结果列表。 小区提取单元提取未经测试的小区，并将包括从“0”提取的未测试小区的未测试路径的结束标志改变为“1”。 当未经测试的路径列表中的所有结束标志被改变为“1”时，校正单元校正连接信息，从而插入虚拟缓冲器并将其连接到未测试单元的数据引脚。