公开(公告)号：US20080150036A1

公开(公告)日：2008-06-26

申请号：US11966640

申请日：2007-12-28

申请人： HYUNG SUK JUNG ,  Jong-Ho Lee ,  Sung Kee Han ,  Ha Jin Lim

发明人： HYUNG SUK JUNG ,  Jong-Ho Lee ,  Sung Kee Han ,  Ha Jin Lim

IPC分类号： H01L27/092 ,  H01L21/28

CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L21/823857 ,  H01L27/0922 ,  H01L29/20 ,  H01L29/22 ,  H01L29/24 ,  H01L29/49 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： A semiconductor device includes a semiconductor substrate including an NMOS region and a PMOS region, a gate insulating layer formed on the semiconductor substrate, an NMOS gate formed on the gate insulating layer of the NMOS region, and a PMOS gate formed on the gate insulating layer of the PMOS region. Any one of the NMOS gate and the PMOS gate includes a one-layered conductive layer pattern, and another of the NMOS gate and the PMOS gate includes a three-layered conductive layer pattern.

摘要翻译： 半导体器件包括：包括NMOS区域和PMOS区域的半导体衬底;形成在半导体衬底上的栅极绝缘层;形成在NMOS区域的栅极绝缘层上的NMOS栅极;以及栅极绝缘层上形成的PMOS栅极; 的PMOS区域。 NMOS栅极和PMOS栅极中的任何一个包括单层导电层图案，NMOS栅极和PMOS栅极中的另一个包括三层导电层图案。

公开(公告)号：US07829953B2

公开(公告)日：2010-11-09

申请号：US11966640

申请日：2007-12-28

申请人： Hyung Suk Jung ,  Jong-Ho Lee ,  Sung Kee Han ,  Ha Jin Lim

发明人： Hyung Suk Jung ,  Jong-Ho Lee ,  Sung Kee Han ,  Ha Jin Lim

IPC分类号： H01L29/72

CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L21/823857 ,  H01L27/0922 ,  H01L29/20 ,  H01L29/22 ,  H01L29/24 ,  H01L29/49 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： A semiconductor device includes a semiconductor substrate including an NMOS region and a PMOS region, a gate insulating layer formed on the semiconductor substrate, an NMOS gate formed on the gate insulating layer of the NMOS region, and a PMOS gate formed on the gate insulating layer of the PMOS region. Any one of the NMOS gate and the PMOS gate includes a one-layered conductive layer pattern, and another of the NMOS gate and the PMOS gate includes a three-layered conductive layer pattern.

摘要翻译： 半导体器件包括：包括NMOS区域和PMOS区域的半导体衬底;形成在半导体衬底上的栅极绝缘层;形成在NMOS区域的栅极绝缘层上的NMOS栅极;以及栅极绝缘层上形成的PMOS栅极; 的PMOS区域。 NMOS栅极和PMOS栅极中的任何一个包括单层导电层图案，NMOS栅极和PMOS栅极中的另一个包括三层导电层图案。

公开(公告)号：US20070178634A1

公开(公告)日：2007-08-02

申请号：US11550602

申请日：2006-10-18

申请人： Hyung Suk Jung ,  Jong Ho Lee ,  Sung Kee Han ,  Ju Youn Kim ,  Jung Min Park

发明人： Hyung Suk Jung ,  Jong Ho Lee ,  Sung Kee Han ,  Ju Youn Kim ,  Jung Min Park

IPC分类号： H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L21/823857 ,  H01L27/0922 ,  H01L29/20 ,  H01L29/22 ,  H01L29/24 ,  H01L29/49 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： CMOS semiconductor devices having dual work function metal gate structures that are formed using fabrication techniques that enable independent work function control for PMOS and NMOS device and which significantly reduce or otherwise eliminate impact on gate dielectric reliability.

摘要翻译： 具有双功函数金属栅极结构的CMOS半导体器件，其使用能够对PMOS和NMOS器件进行独立工作功能控制并且显着地减少或消除对栅极电介质可靠性的影响的制造技术形成。