公开(公告)号：US20100199023A1

公开(公告)日：2010-08-05

申请号：US12483027

申请日：2009-06-11

Applicant: Jae Don LEE

Inventor： Jae Don LEE

IPC: G06F12/00 ,  G06F12/02

CPC classification number: G06F12/0246 ,  G06F2212/7204

Abstract: A memory management method and apparatus are disclosed. The memory management apparatus may compute a remaining storage capacity of a flash memory based on a number of bad blocks in a flash memory or a number of block-erases of each of a plurality of blocks, and may display the computed remaining storage capacity of the flash memory.

Abstract translation: 公开了一种存储器管理方法和装置。 存储器管理装置可以基于快闪存储器中的坏块的数量或多个块中的每一个的块擦除次数来计算闪存的剩余存储容量，并且可以显示所计算的剩余存储容量 闪存

公开(公告)号：US20100131736A1

公开(公告)日：2010-05-27

申请号：US12535785

申请日：2009-08-05

Applicant: Jae Don LEE ,  Gyu Sang Chol ,  Min young Son ,  Choong Hun Lee

Inventor： Jae Don LEE ,  Gyu Sang Chol ,  Min young Son ,  Choong Hun Lee

IPC: G06F12/10 ,  G06F12/00

CPC classification number: G06F12/0292 ,  G06F2212/2022

Abstract: A memory device includes a data block storing first data, and a log block storing second data that is an updated value of the first data. A spare area of the log block stores a first mapping table including mapping information between the first data and the second data.

Abstract translation: 存储器件包括存储第一数据的数据块和存储作为第一数据的更新值的第二数据的日志块。 日志块的备用区域存储包括第一数据和第二数据之间的映射信息的第一映射表。

公开(公告)号：US20100088467A1

公开(公告)日：2010-04-08

申请号：US12358278

申请日：2009-01-23

Applicant: Jae Don LEE ,  Choong Hun LEE ,  Gyu Sang CHOI ,  Min Young SON

Inventor： Jae Don LEE ,  Choong Hun LEE ,  Gyu Sang CHOI ,  Min Young SON

IPC: G06F12/00 ,  G06F12/08

CPC classification number: G06F12/0246 ,  G06F2212/7201 ,  G06F2212/7203 ,  G06F2212/7205 ,  G06F2212/7207

Abstract: A memory device may include a non-volatile memory and non-volatile RAM. The non-volatile memory may include a data block and a metadata block. Metadata information with respect to the data block may be included in the metadata block. A portion of metadata with respect to the data block or the metadata with respect to the metadata block may be stored in the non-volatile RAM.

Abstract translation: 存储器装置可以包括非易失性存储器和非易失性RAM。 非易失性存储器可以包括数据块和元数据块。 关于数据块的元数据信息可以被包括在元数据块中。 关于数据块的元数据的一部分或相对于元数据块的元数据可以存储在非易失性RAM中。

公开(公告)号：US20110252258A1

公开(公告)日：2011-10-13

申请号：US12904782

申请日：2010-10-14

Applicant: Chae Seok IM ,  Shi Hwa LEE ,  Seung Won LEE ,  Jae Don LEE ,  Min Kyu JEONG

Inventor： Chae Seok IM ,  Shi Hwa LEE ,  Seung Won LEE ,  Jae Don LEE ,  Min Kyu JEONG

IPC: G06F1/32 ,  G06F12/00

CPC classification number: G06F1/3203 ,  G06F1/3287 ,  Y02D10/171

Abstract: Provided is a hardware acceleration apparatus, method and computer-readable medium efficiently processing multi-core synchronization. A processor core that fails to acquire a lock variable may be switched to a low power sleep mode and a waste of power may be reduced. Additionally, when a lock variable is returned, a wakeup signal may be transmitted to a processor core operated in the low power sleep mode, and the processor core may be activated.

Abstract translation: 提供了一种有效处理多核同步的硬件加速装置，方法和计算机可读介质。 不能获取锁定变量的处理器核心可以切换到低功率睡眠模式，并且可能减少功率的浪费。 此外，当返回锁定变量时，可以将唤醒信号发送到以低功率睡眠模式操作的处理器核心，并且可以激活处理器核心。

公开(公告)号：US20100241792A1

公开(公告)日：2010-09-23

申请号：US12567778

申请日：2009-09-27

Applicant: Jae Don LEE

Inventor： Jae Don LEE

IPC: G06F12/00 ,  G06F12/02

CPC classification number: G06F12/0246 ,  G06F2212/7203

Abstract: A storage device including a processor to transmit N pages of data from one or more pages in a buffer memory where N is a natural number. The storage device also includes a flash memory to program in parallel the N pages of data to N flash chips. The N pages may be transmitted via one or more channels.

Abstract translation: 一种存储装置，包括处理器，用于从N是自然数的缓冲存储器中的一个或多个页面发送N页数据。 存储装置还包括闪存，用于将N页数据并行编程到N个闪存芯片。 可以经由一个或多个信道来传送N个页面。

公开(公告)号：US20120159501A1

公开(公告)日：2012-06-21

申请号：US13297829

申请日：2011-11-16

Applicant: Jae Don LEE ,  Shi Hwa Lee ,  Seung Won Lee ,  Chae Seok Im ,  Min Kyu Jeong

Inventor： Jae Don LEE ,  Shi Hwa Lee ,  Seung Won Lee ,  Chae Seok Im ,  Min Kyu Jeong

IPC: G06F9/46

CPC classification number: G06F9/4881 ,  G06F2209/483

Abstract: A synchronization scheduling apparatus and method in a real-time multi-core system are described. The synchronization scheduling apparatus may include a plurality of cores, each having at least one wait queue, a storage unit to store information regarding a first core receiving a wake-up signal in a previous cycle among the plurality of cores, and a scheduling processor to schedule tasks stored in the at least one wait queue, based on the information regarding the first core.

Abstract translation: 描述了实时多核系统中的同步调度装置和方法。 同步调度装置可以包括多个核心，每个核心具有至少一个等待队列;存储单元，用于存储关于在多个核心中的先前周期中接收到唤醒信号的第一核心的信息;以及调度处理器 基于关于第一核的信息调度存储在至少一个等待队列中的任务。

公开(公告)号：US20100235566A1

公开(公告)日：2010-09-16

申请号：US12639858

申请日：2009-12-16

Applicant: Choong Hun LEE ,  Jae Don LEE ,  Min Young SON

Inventor： Choong Hun LEE ,  Jae Don LEE ,  Min Young SON

IPC: G06F12/00 ,  G06F12/02

CPC classification number: G06F3/0679 ,  G06F3/061 ,  G06F3/0659

Abstract: Described herein is a flash memory apparatus and method controlling the same. The flash memory apparatus includes a processor and one or more flash memory units. The processor controls one or more memory operations performed in the one or more flash memory units. The processor stops controlling a memory operation in a flash memory unit when the memory operation is performed, and continues performing the memory operation in the flash memory unit when the flash memory unit generates an interrupt signal.

Abstract translation: 这里描述的是一种闪存装置及其控制方法。 闪存装置包括处理器和一个或多个闪存单元。 处理器控制在一个或多个闪存单元中执行的一个或多个存储器操作。 当执行存储器操作时，处理器停止控制闪存单元中的存储器操作，并且当闪存单元产生中断信号时，继续执行闪存单元中的存储器操作。