公开(公告)号：US20100167496A1

公开(公告)日：2010-07-01

申请号：US12473307

申请日：2009-05-28

申请人： Jae-Hyoung Koo ,  Jin-Woong Kim ,  Mi-Ri Lee ,  Chi-Ho Kim ,  Jin-Ho Bin

发明人： Jae-Hyoung Koo ,  Jin-Woong Kim ,  Mi-Ri Lee ,  Chi-Ho Kim ,  Jin-Ho Bin

IPC分类号： H01L21/762

CPC分类号： H01L21/76232 ,  H01L27/11521 ,  H01L27/11568

摘要： A method for forming a device isolation layer of a semiconductor device or a non-volatile memory device is provided. A method for forming a device isolation layer of a semiconductor device includes: forming trenches having a first predetermined depth by etching a substrate; forming a first insulation layer having a second predetermined depth inside the trenches; forming a liner oxide layer having a predetermined thickness on internal walls of the trenches with the first insulation layer formed therein; and forming a second insulation layer for forming a device isolation layer over the substrate with the liner oxide layer formed therein, wherein the second insulation layer has a lower etch rate than that of the first insulation layer.

摘要翻译： 提供了一种用于形成半导体器件或非易失性存储器件的器件隔离层的方法。 一种用于形成半导体器件的器件隔离层的方法包括：通过蚀刻衬底来形成具有第一预定深度的沟槽; 形成在所述沟槽内具有第二预定深度的第一绝缘层; 在其中形成有第一绝缘层的沟槽的内壁上形成具有预定厚度的衬里氧化物层; 以及形成用于在其上形成有衬里氧化物层的衬底上形成器件隔离层的第二绝缘层，其中所述第二绝缘层具有比所述第一绝缘层的蚀刻速率更低的蚀刻速率。

公开(公告)号：US08278185B2

公开(公告)日：2012-10-02

申请号：US12473307

申请日：2009-05-28

申请人： Jae-Hyoung Koo ,  Jin-Woong Kim ,  Mi-Ri Lee ,  Chi-Ho Kim ,  Jin-Ho Bin

发明人： Jae-Hyoung Koo ,  Jin-Woong Kim ,  Mi-Ri Lee ,  Chi-Ho Kim ,  Jin-Ho Bin

IPC分类号： H01L21/76

CPC分类号： H01L21/76232 ,  H01L27/11521 ,  H01L27/11568

摘要： A method for forming a device isolation layer of a semiconductor device or a non-volatile memory device is provided. A method for forming a device isolation layer of a semiconductor device includes: forming trenches having a first predetermined depth by etching a substrate; forming a first insulation layer having a second predetermined depth inside the trenches; forming a liner oxide layer having a predetermined thickness on internal walls of the trenches with the first insulation layer formed therein; and forming a second insulation layer for forming a device isolation layer over the substrate with the liner oxide layer formed therein, wherein the second insulation layer has a lower etch rate than that of the first insulation layer.

摘要翻译： 提供了一种用于形成半导体器件或非易失性存储器件的器件隔离层的方法。 一种用于形成半导体器件的器件隔离层的方法包括：通过蚀刻衬底来形成具有第一预定深度的沟槽; 形成在所述沟槽内具有第二预定深度的第一绝缘层; 在其中形成有第一绝缘层的沟槽的内壁上形成具有预定厚度的衬里氧化物层; 以及形成用于在其上形成有衬里氧化物层的衬底上形成器件隔离层的第二绝缘层，其中所述第二绝缘层具有比所述第一绝缘层的蚀刻速率更低的蚀刻速率。

公开(公告)号：US08962437B2

公开(公告)日：2015-02-24

申请号：US13494400

申请日：2012-06-12

申请人： Beom-Yong Kim ,  Kee-Jeung Lee ,  Yun-Hyuck Ji ,  Seung-Mi Lee ,  Jae-Hyoung Koo ,  Kwan-Woo Do ,  Kyung-Woong Park ,  Ji-Hoon Ahn ,  Woo-Young Park

发明人： Beom-Yong Kim ,  Kee-Jeung Lee ,  Yun-Hyuck Ji ,  Seung-Mi Lee ,  Jae-Hyoung Koo ,  Kwan-Woo Do ,  Kyung-Woong Park ,  Ji-Hoon Ahn ,  Woo-Young Park

IPC分类号： H01L21/20

CPC分类号： H01L28/91 ,  H01L27/10852

摘要： A method for fabricating a capacitor includes: forming a first silicon layer over a semiconductor substrate, where the first silicon layer is doped with a dopant; forming an undoped second silicon layer over the first silicon layer; forming an opening by etching the second silicon layer and the first silicon layer; forming a storage node in the opening; and removing the first silicon layer and the second silicon layer.

摘要翻译： 制造电容器的方法包括：在半导体衬底上形成第一硅层，其中所述第一硅层掺杂有掺杂剂; 在所述第一硅层上形成未掺杂的第二硅层; 通过蚀刻第二硅层和第一硅层形成开口; 在开口中形成存储节点; 以及去除所述第一硅层和所述第二硅层。