利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.025 秒)

    Test Scheduling With Pattern-Independent Test Access Mechanism
    1.
    发明申请
    Test Scheduling With Pattern-Independent Test Access Mechanism 有权
    测试调度与模式无关测试访问机制

    公开(公告)号：US20130290795A1

    公开(公告)日：2013-10-31

    申请号：US13980287

    申请日：2012-01-17

    申请人： Janusz Rajski ,  Mark A. Kassab ,  Grzegorz Mrugalski ,  Nilanjan Mukherjee ,  Jakub Janicki ,  Jerzy Tyszer ,  Avijit Dutta

    发明人： Janusz Rajski ,  Mark A. Kassab ,  Grzegorz Mrugalski ,  Nilanjan Mukherjee ,  Jakub Janicki ,  Jerzy Tyszer ,  Avijit Dutta

    IPC分类号： H04L12/26

    CPC分类号： H04L43/50 ,  G01R31/318335 ,  G06F11/263

    摘要： Disclosed are representative embodiments of methods, apparatus, and systems for test scheduling for testing a plurality of cores in a system on circuit. Test data are encoded to derive compressed test patterns that require small numbers of core input channels. Core input/output channel requirement information for each of the compressed test patterns is determined accordingly. The compressed patterns are grouped into test pattern classes. The formation of the test pattern classes is followed by allocation circuit input and output channels and test application time slots that may comprise merging complementary test pattern classes into clusters that can work with a particular test access mechanism. The test access mechanism may be designed independent of the test data.

    摘要翻译： 公开了用于在电路系统中测试多个核的测试调度的方法，装置和系统的代表性实施例。 编码测试数据以导出需要少量核心输入通道的压缩测试模式。 相应地确定每个压缩测试图案的核心输入/输出通道要求信息。 压缩的模式被分组成测试模式类。 测试模式类的形成之后是分配电路输入和输出通道以及测试应用时隙，其可以包括将互补测试模式类合并成可以与特定测试访问机制一起工作的集群。 可以独立于测试数据设计测试访问机制。

    Test Scheduling and Test Access in Test Compression Environment
    2.
    发明申请
    Test Scheduling and Test Access in Test Compression Environment 审中-公开
    测试压缩环境中的测试调度和测试访问

    公开(公告)号：US20150285854A1

    公开(公告)日：2015-10-08

    申请号：US13635683

    申请日：2011-03-16

    申请人： Mark A. Kassab ,  Grzegorz Mrugalski ,  Nilanjan Mukherjee ,  Janusz Rajski ,  Jakub Janicki ,  Tyszer Jerzy

    发明人： Mark A. Kassab ,  Grzegorz Mrugalski ,  Nilanjan Mukherjee ,  Janusz Rajski ,  Jakub Janicki ,  Tyszer Jerzy

    IPC分类号： G01R31/28

    CPC分类号： G01R31/2834 ,  G01R31/2851 ,  G01R31/318335 ,  G01R31/318547 ,  G01R31/31921

    摘要： Disclosed are representative embodiments of methods, apparatus, and systems for test scheduling and test access in a test compression environment. Clusters of test patterns for testing a plurality of cores in a circuit are formed based on test information that includes compressed test data, corresponding tester channel requirements and correlated cores. The formation of test pattern clusters is followed by tester channel allocation. A best-fit scheme or a balanced-fit scheme may be employed to generate channel allocation information. A test access circuit for dynamic channel allocation can be designed based on the channel allocation information.

    摘要翻译： 公开了测试压缩环境中用于测试调度和测试访问的方法，装置和系统的代表性实施例。 基于包括压缩测试数据，对应的测试仪通道要求和相关核心的测试信息形成用于测试电路中的多个核心的测试模式的集群。 测试模式集群的形成之后是测试者信道分配。 可以采用最佳拟合方案或平衡拟合方案来产生信道分配信息。 可以基于信道分配信息来设计用于动态信道分配的测试接入电路。

    Scan Test Application Through High-Speed Serial Input/Outputs
    3.
    发明申请
    Scan Test Application Through High-Speed Serial Input/Outputs 有权
    通过高速串行输入/输出进行扫描测试应用

    公开(公告)号：US20100313089A1

    公开(公告)日：2010-12-09

    申请号：US12506250

    申请日：2009-07-20

    申请人： Janusz Rajski ,  Nilanjan Mukherjee ,  Mark A. Kassab ,  Thomas H. Rinderknecht ,  Mohamed Dessouky

    发明人： Janusz Rajski ,  Nilanjan Mukherjee ,  Mark A. Kassab ,  Thomas H. Rinderknecht ,  Mohamed Dessouky

    IPC分类号： G01R31/3177 ,  G06F11/25

    CPC分类号： G01R31/318547

    摘要： Methods and devices for using high-speed serial links for scan testing are disclosed. The methods can work with any scheme of scan data compression or with uncompressed scan testing. The protocol and hardware to support high speed data transfer reside on both the tester and the device under test. Control data may be transferred along with scan data or be partially generated on chip. Clock signals for testing may be generated on chip as well. In various implementations, the SerDes (Serializer/Deserializer) may be shared with other applications. The Aurora Protocol may be used to transport industry standard protocols. To compensate for effects of asynchronous operation of a conventional high-speed serial link, buffers may be used. The high-speed serial interface may use a data conversion block to drive test cores.

    摘要翻译： 公开了使用高速串行链路进行扫描测试的方法和装置。 这些方法可以使用任何扫描数据压缩或未压缩扫描测试方案。 支持高速数据传输的协议和硬件位于测试仪和被测设备上。 控制数据可以与扫描数据一起传输或者在芯片上部分产生。 用于测试的时钟信号也可以在芯片上生成。 在各种实现中，SerDes（串行器/解串器）可以与其他应用共享。 极光协议可用于传输行业标准协议。 为了补偿常规高速串行链路的异步操作的效果，可以使用缓冲器。 高速串行接口可以使用数据转换块来驱动测试核心。

    TEST ACCESS MECHANISM FOR DIAGNOSIS BASED ON PARTITIOINING SCAN CHAINS
    5.
    发明申请
    TEST ACCESS MECHANISM FOR DIAGNOSIS BASED ON PARTITIOINING SCAN CHAINS 有权
    基于分组扫描链的诊断检测机制

    公开(公告)号：US20110258504A1

    公开(公告)日：2011-10-20

    申请号：US13091092

    申请日：2011-04-20

    申请人： Wu-Tung Cheng ,  Manish Sharma ,  Avijit Dutta ,  Robert Brady Benware ,  Mark A. Kassab

    发明人： Wu-Tung Cheng ,  Manish Sharma ,  Avijit Dutta ,  Robert Brady Benware ,  Mark A. Kassab

    IPC分类号： G06F11/00

    CPC分类号： G01R31/3177 ,  G01R31/318563 ,  G06F11/2242

    摘要： Disclosed are representative embodiments of methods, apparatus, and systems for partitioning-based Test Access Mechanisms (TAM). Test response data are captured by scan cells of a plurality scan chains in a circuit under test and are compared with test response data expected for a good CUT to generate check values. Based on the check values, partition pass/fail signals are generated by partitioning scheme generators. Each of the partitioning scheme generators is configured to generate one of the partition pass/fail signals for one of partitioning schemes. A partitioning scheme divides the scan cells into a set of non-overlapping partitions. Based on the partition pass/fail signals, a failure diagnosis process may be performed.

    摘要翻译： 公开了用于基于分区的测试访问机制（TAM）的方法，装置和系统的代表性实施例。 测试响应数据由被测电路中的多个扫描链的扫描单元捕获，并与预期的良好CUT的测试响应数据进行比较以产生检查值。 基于检查值，分区通过/失败信号由分区方案生成器生成。 每个分区方案生成器被配置为为分区方案之一生成分区通过/失败信号之一。 分区方案将扫描单元划分为一组非重叠分区。 基于分区通过/失败信号，可以执行故障诊断处理。