公开(公告)号：US06614950B2

公开(公告)日：2003-09-02

申请号：US09848899

申请日：2001-05-04

申请人： Jen-Fa Huang ,  Yu-Lung Lo ,  Dar-Zu Hsu ,  Chang-Yuan Hsieh

发明人： Jen-Fa Huang ,  Yu-Lung Lo ,  Dar-Zu Hsu ,  Chang-Yuan Hsieh

IPC分类号： G02B626

CPC分类号： H04J14/005 ,  G02B6/2932 ,  G02B6/29322 ,  G02B6/4215 ,  H04B10/671 ,  H04B10/69

摘要： An optical spectral coding scheme for fiber-optic code-division multiple-access (FO-CDMA) networks. The spectral coding is based on the pseudo-orthogonality of FO-CDMA codes properly written in the fiber Bragg grating (FBG) devices. For an incoming broadband optical signal, the designed Bragg wavelengths of the FBG will be reflected and spectrally coded with the written FO-CDMA address codes. Maximal-length sequence codes (M-sequence codes) are chosen as the signature or address codes to exemplify the coding and correlation processes in the FO-CDMA system. By assigning the N cyclic shifts of an M-sequence code vector to N users, the invention achieves an FO-CDMA network that can support N simultaneous users. The FO-CDMA encoding/decoding devices consist of a series of FBGs. To overcome the impact of multiple-access interference (MAI) on the performance of the FO-CDMA system, the FBG decoder is configured on the basis of orthogonal correlation functions of the nearly orthogonal M-sequence codes.

公开(公告)号：US09020293B2

公开(公告)日：2015-04-28

申请号：US13367830

申请日：2012-02-07

申请人： Yu-Lung Lo ,  Jing-Feng Weng

发明人： Yu-Lung Lo ,  Jing-Feng Weng

IPC分类号： G06K9/32 ,  G06K9/40 ,  G06T5/00

CPC分类号： G06T5/002 ,  G06T2207/10028

摘要： A method to detect and remove noise in image reconstruction. The method includes integration of filters and phase unwrapping algorithms for removing speckle noise, residual noise and noise at the lateral surface of height discontinuities. The method is used for generating a noise-free unwrapped phase map and hence, a successful image reconstruction of an object image.

摘要翻译： 一种在图像重建中检测和消除噪声的方法。 该方法包括滤波器和相位解包算法的集成，用于去除高度不连续侧面处的斑点噪声，残余噪声和噪声。 该方法用于产生无噪声的展开相位图，因此用于对象图像的成功图像重建。

公开(公告)号：US20120212742A1

公开(公告)日：2012-08-23

申请号：US13339167

申请日：2011-12-28

申请人： Yu-Lung Lo ,  Thi-Thu-Hien Pham

发明人： Yu-Lung Lo ,  Thi-Thu-Hien Pham

IPC分类号： G01J4/00

CPC分类号： G01J4/04

摘要： An optical parameter measuring apparatus for measuring optical parameters of an object includes a light source, a polarizing module, a Stokes polarimeter and a calculating module. The light source emits a light which is polarized by the polarizing module and received by the Stokes polarimeter. According to the light information generated by the Stokes polarimeter, Mueller matrixes of linear birefringence, circular birefringence, linear dichroism, circular dichroism and linear/circular depolarization of the object, and Stokes vector established according to the Mueller matrixes, the calculating module calculates the optical parameters.

摘要翻译： 用于测量物体的光学参数的光学参数测量装置包括光源，偏振模块，斯托克斯偏振计和计算模块。 光源发射由偏振模块极化并被斯托克斯偏振计接收的光。 根据斯托克斯偏振仪产生的光信息，该物体的线性双折射，圆形双折射，线性二色性，圆二色性和线性/圆形去极化的Mueller矩阵和根据Mueller矩阵建立的斯托克斯矢量，计算模块计算光学 参数。

公开(公告)号：US20080106315A1

公开(公告)日：2008-05-08

申请号：US11615000

申请日：2006-12-22

申请人： Ting-Sheng Jau ,  Wei-Bin Yang ,  Yu-Lung Lo

发明人： Ting-Sheng Jau ,  Wei-Bin Yang ,  Yu-Lung Lo

IPC分类号： H03K3/00

CPC分类号： H03K19/0963

摘要： A dynamic floating input D flip-flop (DFIDFF) is provided. The DFIDFF includes a floating input stage, a first string of transistors, and a second string of transistors. At a pre-charge period, the floating input stage transmits the input data to the first string of transistors; the first string of transistors stores the logic status of the input data, and pre-charges its output node to a first level. At an evaluation period, the first string of transistors decides its output node level in accordance with data logic status stored in the first string of transistors; and the second string of transistors decides output level of the D flip-flop in accordance with logic status of the output node of the first string of transistors.

摘要翻译： 提供动态浮动输入D触发器（DFIDFF）。 DFIDFF包括浮动输入级，第一串晶体管和第二串晶体管。 在预充电期间，浮动输入级将输入数据发送到第一串晶体管; 第一串晶体管存储输入数据的逻辑状态，并将其输出节点预充电到第一级。 在评估期间，第一串晶体管根据存储在第一晶体管串中的数据逻辑状态来决定其输出节点电平; 并且第二串晶体管根据第一串晶体管的输出节点的逻辑状态决定D触发器的输出电平。

公开(公告)号：US20110199125A1

公开(公告)日：2011-08-18

申请号：US13023635

申请日：2011-02-09

申请人： Kai-Shu Han ,  Yu-Lung Lo ,  Ko-Yang Tso

发明人： Kai-Shu Han ,  Yu-Lung Lo ,  Ko-Yang Tso

IPC分类号： H03K5/24 ,  H03H11/16

CPC分类号： H03K5/2481 ,  H03K3/35613

摘要： A voltage comparator includes an input portion, an output portion, and a diverting portion. The input portion accepts a first voltage and a second voltage and then outputs a first current based on the first voltage and outputs a second current based on the second voltage. The output portion outputs a result signal based on a difference between the first current and the second current. The diverting portion is electrically connected to the input portion and diverts a portion of the higher current amongst the first current and the second current.

摘要翻译： 电压比较器包括输入部分，输出部分和转向部分。 输入部分接受第一电压和第二电压，然后基于第一电压输出第一电流，并基于第二电压输出第二电流。 输出部分基于第一电流和第二电流之间的差输出结果信号。 转向部分电连接到输入部分并且转移第一电流和第二电流中的较高电流的一部分。

公开(公告)号：US07557621B2

公开(公告)日：2009-07-07

申请号：US11853819

申请日：2007-09-12

申请人： Ting-Sheng Chao ,  Wei-Bin Yang ,  Yu-Lung Lo

发明人： Ting-Sheng Chao ,  Wei-Bin Yang ,  Yu-Lung Lo

IPC分类号： H03K23/00 ,  H03K21/00

CPC分类号： H03K23/544 ,  H03K3/356156

摘要： A divider is provided. The divider includes a first flip-flop, a flip-flop array, a first NOT gate, a second NOT gate, and a circuit. The first flip-flop can be triggered by a frequency signal. The first NOT gate is coupled between a positive output terminal of the last second flip-flop and the first flip-flop. The second NOT gate is coupled between the positive output terminal of the last second flip-flop and the circuit. The first NOT gate and the second NOT gate are controlled by the mode control signal for enabling. If N is an odd number, the circuit includes a wire, and if N is an even number, the circuit includes a third NOT gate.

摘要翻译： 提供一个分频器。 分频器包括第一触发器，触发器阵列，第一NOT门，第二NOT门和电路。 第一个触发器可以由一个频率信号触发。 第一个非门耦合在最后一个第二触发器的正输出端和第一触发器之间。 第二NOT门耦合在最后一个第二触发器的正输出端和电路之间。 第一个非门和第二个非门由用于启用的模式控制信号控制。 如果N是奇数，则电路包括线，如果N是偶数，则电路包括第三NOT门。

公开(公告)号：US09448116B2

公开(公告)日：2016-09-20

申请号：US13149208

申请日：2011-05-31

申请人： Yu-Lung Lo ,  Ren-Young Liu ,  Chih-Chung Yen ,  Yi-Fan Chung

发明人： Yu-Lung Lo ,  Ren-Young Liu ,  Chih-Chung Yen ,  Yi-Fan Chung

IPC分类号： G01J4/00 ,  G01J4/04 ,  G02B6/27 ,  G01C19/72

CPC分类号： G01J4/00 ,  G01C19/72 ,  G01J4/04 ,  G02B6/2793

摘要： This invention revealed and demonstrated a method of measuring and deriving a Jones Matrix of a fiber or fiber component, and to compensate the fiber or fiber component such that the fiber or fiber component plus the compensated optical circuit act as if an Unitary Matrix free space condition. In this way, all compensated fibers or fiber components act the same no matter what their original conditions are. It greatly enhances the fiber or fiber component repeatability and stability throughout the fiber or fiber component production line. The compensated circuit for Unitary Matrix can be applied externally or internally.

摘要翻译： 本发明揭示并演示了一种测量和导出光纤或光纤部件的琼斯矩阵的方法，并且补偿光纤或光纤部件，使得光纤或光纤部件加上经补偿的光电路起到如同单一矩阵自由空间条件 。 以这种方式，所有补偿的纤维或纤维组分的作用相同，无论其原始条件如何。 它大大提高纤维或纤维组分生产线上纤维或纤维组分的重复性和稳定性。 单位矩阵的补偿电路可以在外部或内部应用。

公开(公告)号：US20120182551A1

公开(公告)日：2012-07-19

申请号：US13149208

申请日：2011-05-31

申请人： Yu-Lung Lo ,  Ren-Young Liu ,  Chih-Chung Yen ,  Yi-Fan Chung

发明人： Yu-Lung Lo ,  Ren-Young Liu ,  Chih-Chung Yen ,  Yi-Fan Chung

IPC分类号： G01J4/00 ,  G02F1/01 ,  G02B27/28

CPC分类号： G01J4/00 ,  G01C19/72 ,  G01J4/04 ,  G02B6/2793

摘要： This invention revealed and demonstrated a method of measuring and deriving a Jones Matrix of a fiber or fiber component, and to compensate the fiber or fiber component such that the fiber or fiber component plus the compensated optical circuit act as if an Unitary Matrix free space condition. In this way, all compensated fibers or fiber components act the same no matter what their original conditions are. It greatly enhances the fiber or fiber component repeatability and stability throughout the fiber or fiber component production line. The compensated circuit for Unitary Matrix can be applied externally or internally.For the external approach, for example, compensators such as variable retarder and half-wave plate may be added, or equivalently polarization controllers may be employed. For the internal approach, no component is added, and the compensation is realized through fiber bending, twisting or other means at either or both ends of a fiber or fiber component.The disclosed free space single-mode fiber invention not only greatly enhances repeatability in the fiber and fiber component production line, it also can be employed to accelerate the design simulation for optical circuit optimization of optical fiber sensors employed fiber and fiber coil such as fiber optic gyros.

摘要翻译： 本发明揭示并演示了一种测量和导出光纤或光纤部件的琼斯矩阵的方法，并且补偿光纤或光纤部件，使得光纤或光纤部件加上经补偿的光电路起到如同单一矩阵自由空间条件 。 以这种方式，所有补偿的纤维或纤维组分的作用相同，无论其原始条件如何。 它大大提高纤维或纤维组分生产线上纤维或纤维组分的重复性和稳定性。 单位矩阵的补偿电路可以在外部或内部应用。 对于外部方法，例如，可以添加诸如可变延迟器和半波片的补偿器，或者可以采用等效的偏振控制器。 对于内部方法，不添加组件，并且通过纤维或纤维组件的两端或两端的纤维弯曲，扭曲或其它方式实现补偿。 所公开的自由空间单模光纤发明不仅大大提高了光纤和光纤部件生产线的重复性，还可用于加速光纤传感器的光电路优化设计仿真，采用光纤和光纤线圈如光纤 陀螺仪。

公开(公告)号：US20110069045A1

公开(公告)日：2011-03-24

申请号：US12851277

申请日：2010-08-05

申请人： Chih-Chuan Huang ,  Yu-Lung Lo ,  Hsin-Yeh Wu

发明人： Chih-Chuan Huang ,  Yu-Lung Lo ,  Hsin-Yeh Wu

IPC分类号： G09G5/00

CPC分类号： G09G3/3688 ,  G09G3/3614 ,  G09G2320/0247

摘要： A driving circuit applied in an electronic display apparatus is provided. The driving circuit includes a first exchange circuit and a first buffer. The first buffer includes first and second input stages, a second exchange circuit and first and second output stages. The first exchange circuit selectively couples a first input signal and a first output signal outputted from the first output stage to one of the first and the second input stages; and selectively couples a second input signal and a second output signal outputted from the second output stage to the other of the first and the second input stages. The second exchange circuit selectively couples the first input stage to one of the first and the second output stages and selectively couples the second input stage to the other of the first and the second output stages.

摘要翻译： 提供了一种应用于电子显示装置中的驱动电路。 驱动电路包括第一交换电路和第一缓冲器。 第一缓冲器包括第一和第二输入级，第二交换电路和第一和第二输出级。 第一交换电路将第一输入信号和从第一输出级输出的第一输出信号选择性地耦合到第一和第二输入级之一; 并且将从第二输出级输出的第二输入信号和第二输出信号选择性地耦合到第一和第二输入级中的另一个。 第二交换电路选择性地将第一输入级耦合到第一和第二输出级之一，并且将第二输入级选择性地耦合到第一和第二输出级中的另一级。

公开(公告)号：US07656211B2

公开(公告)日：2010-02-02

申请号：US11615000

申请日：2006-12-22

申请人： Ting-Sheng Jau ,  Wei-Bin Yang ,  Yu-Lung Lo

发明人： Ting-Sheng Jau ,  Wei-Bin Yang ,  Yu-Lung Lo

IPC分类号： H03K3/00

CPC分类号： H03K19/0963

摘要： A dynamic floating input D flip-flop (DFIDFF) is provided. The DFIDFF includes a floating input stage, a first string of transistors, and a second string of transistors. At a pre-charge period, the floating input stage transmits the input data to the first string of transistors; the first string of transistors stores the logic status of the input data, and pre-charges its output node to a first level. At an evaluation period, the first string of transistors decides its output node level in accordance with data logic status stored in the first string of transistors; and the second string of transistors decides output level of the D flip-flop in accordance with logic status of the output node of the first string of transistors.

摘要翻译： 提供动态浮动输入D触发器（DFIDFF）。 DFIDFF包括浮动输入级，第一串晶体管和第二串晶体管。 在预充电期间，浮动输入级将输入数据发送到第一串晶体管; 第一串晶体管存储输入数据的逻辑状态，并将其输出节点预充电到第一级。 在评估期间，第一串晶体管根据存储在第一晶体管串中的数据逻辑状态来决定其输出节点电平; 并且第二串晶体管根据第一串晶体管的输出节点的逻辑状态决定D触发器的输出电平。