公开(公告)号：US6047373A

公开(公告)日：2000-04-04

申请号：US940636

申请日：1997-09-30

申请人： Jerald N. Hall ,  Orville H. Christeson ,  Mike Kinion ,  Sean R. Babcock ,  Frank L. Wildgrube ,  Frank E. LeClerg ,  John Yuratovac

发明人： Jerald N. Hall ,  Orville H. Christeson ,  Mike Kinion ,  Sean R. Babcock ,  Frank L. Wildgrube ,  Frank E. LeClerg ,  John Yuratovac

IPC分类号： G06F9/445 ,  G06F11/14 ,  G06F13/10 ,  G06F13/40 ,  G06F9/00 ,  G06F9/44

CPC分类号： G06F9/4401 ,  G06F11/1433 ,  G06F13/10 ,  G06F13/4068

摘要： An apparatus includes a configuration selector that is selectively configurable to denote one of a plurality of operating modes for the apparatus, including a configuration mode. The apparatus further comprising a programmable multiplexer, a processor, a bus, and a storage medium having stored therein a basic input/output system (BIOS) equipped to operate in any one of the plurality of operating modes, including the configuration mode wherein the BIOS facilitates user programming of a plurality of operating parameters for the apparatus. The programmable multiplexer, responsive to the configuration selector, asserts a default bus/core ratio common to a plurality of processors and buses that can be employed to form the apparatus when the configuration selector is configured to denote the configuration mode of operation. The processor, coupled to the storage medium and the programmable multiplexer, operates to execute the BIOS, in a speed consistent with the asserted bus/core ratio. The bus, coupled to the programmable multiplexer, the processor and the storage medium, operates to provide instructions and data to the processor, including the BIOS, in a speed consistent with the asserted bus/core ratio.

摘要翻译： 一种装置包括配置选择器，其被选择性地配置为表示该设备的多种操作模式中的一种，包括配置模式。 该装置还包括可编程多路复用器，处理器，总线和存储介质，其中存储有配置为以多种操作模式中的任一种操作的基本输入/输出系统（BIOS），包括其中BIOS 便于用户编程设备的多个操作参数。 响应于配置选择器，可编程多路复用器断言当配置选择器配置为表示配置操作模式时，可以用于形成设备的多个处理器和总线公共的默认总线/内核比。 耦合到存储介质和可编程多路复用器的处理器以与断言的总线/内核比率一致的速度操作以执行BIOS。 耦合到可编程多路复用器，处理器和存储介质的总线，以与断言的总线/内核比率一致的速度来操作以向处理器（包括BIOS）提供指令和数据。

公开(公告)号：US06256731B1

公开(公告)日：2001-07-03

申请号：US09440150

申请日：1999-11-15

申请人： Jerald N. Hall ,  Orville H. Christeson ,  Mike Kinion ,  Sean R. Babcock ,  Frank L. Wildgrube ,  Frank E. LeClerg ,  John Yuratovac

发明人： Jerald N. Hall ,  Orville H. Christeson ,  Mike Kinion ,  Sean R. Babcock ,  Frank L. Wildgrube ,  Frank E. LeClerg ,  John Yuratovac

IPC分类号： G06F900

CPC分类号： G06F9/4401 ,  G06F11/1433 ,  G06F13/10 ,  G06F13/4068

摘要： An apparatus includes a configuration selector that is selectively configurable to denote one of a plurality of operating modes for the apparatus, including a configuration mode. The apparatus further comprising a programmable multiplexer, a processor, a bus, and a storage medium having stored therein a basic input/output system (BIOS) equipped to operate in any one of the plurality of operating modes, including the configuration mode wherein the BIOS facilitates user programming of a plurality of operating parameters for the apparatus. The programmable multiplexer, responsive to the configuration selector, asserts a default bus/core ratio common to a plurality of processors and buses that can be employed to form the apparatus when the configuration selector is configured to denote the configuration mode of operation. The processor, coupled to the storage medium and the programmable multiplexer, operates to execute the BIOS, in a speed consistent with the asserted bus/core ratio. The bus, coupled to the programmable multiplexer, the processor and the storage medium, operates to provide instructions and data to the processor, including the BIOS, in a speed consistent with the asserted bus/core ratio.

摘要翻译： 一种装置包括配置选择器，其被选择性地配置为表示该设备的多种操作模式中的一种，包括配置模式。 该装置还包括可编程多路复用器，处理器，总线和存储介质，其中存储有配置为以多种操作模式中的任一种操作的基本输入/输出系统（BIOS），其包括配置模式，其中BIOS 便于用户编程设备的多个操作参数。 响应于配置选择器，可编程多路复用器断言当配置选择器配置为表示配置操作模式时，可以用于形成设备的多个处理器和总线公共的默认总线/内核比。 耦合到存储介质和可编程多路复用器的处理器以与断言的总线/内核比率一致的速度操作以执行BIOS。 耦合到可编程多路复用器，处理器和存储介质的总线，以与断言的总线/内核比率一致的速度来操作以向处理器（包括BIOS）提供指令和数据。

公开(公告)号：US6122733A

公开(公告)日：2000-09-19

申请号：US941535

申请日：1997-09-30

申请人： Orville H. Christeson ,  Frank L. Wildgrube ,  Frank E. LeClerg ,  Jerald Nevin Hall ,  Mike Kinion ,  Sean R. Babcock ,  John Yuratovac

发明人： Orville H. Christeson ,  Frank L. Wildgrube ,  Frank E. LeClerg ,  Jerald Nevin Hall ,  Mike Kinion ,  Sean R. Babcock ,  John Yuratovac

IPC分类号： G06F9/445 ,  G06F11/14 ,  G06F13/10 ,  G06F13/40

CPC分类号： G06F11/1433 ,  G06F13/10 ,  G06F13/4068 ,  G06F9/4401

摘要： An apparatus includes a storage medium having stored therein a segmented basic input/output system (BIOS) divided among a plurality of segments within the storage medium, and a processor operative to execute the segmented BIOS. In accordance with the teachings of the present invention, the BIOS includes a recovery function that is mode dependent in that while the apparatus is in an update mode the recovery function executes a full reflash of all relevant segments of the segmented BIOS, whereas while the apparatus is in a normal mode the recovery function executes a partial reflash of only identified corrupted BIOS segments.

摘要翻译： 一种设备包括存储介质，其中存储有分段的基本输入/输出系统（BIOS），所述基本输入/输出系统（BIOS）被划分为存储介质内的多个段，以及处理器，用于执行分段的BIOS。 根据本发明的教导，BIOS包括恢复功能，该恢复功能的模式取决于当设备处于更新模式时，恢复功能执行分段BIOS的所有相关段的完全重新擦除，而在该设备 处于正常模式下，恢复功能执行仅识别的损坏的BIOS段的部分刷新。

公开(公告)号：US06487655B1

公开(公告)日：2002-11-26

申请号：US09302163

申请日：1999-04-29

申请人： Frank L. Wildgrube ,  Stephen S. Pawlowski

发明人： Frank L. Wildgrube ,  Stephen S. Pawlowski

IPC分类号： G06F9445

CPC分类号： G06F9/4403

摘要： A computer system is provided with a processor and a system board. The processor includes a processor core, at least one other non-processor core electronic component and a first non-volatile memory device. Stored inside the first non-volatile memory includes first programming instructions that provide initialization support for the at least one other non-processor core electronic component of the processor. The system board includes at least one non-processor electronic component and a second non-volatile memory device. Stored inside the second non-volatile memory device includes second programming instructions that provide initialization support for the at least one non-processor electronic component of the system board. Both the first and the second programming instructions further support a cooperative initialization protocol under which the first and second programming instructions cooperate with each other to initialize the computer system at power-on/reset.

摘要翻译： 计算机系统具有处理器和系统板。 处理器包括处理器核心，至少一个其它非处理器核心电子部件和第一非易失性存储器件。 存储在第一非易失性存储器内部包括为处理器的至少一个其他非处理器核心电子部件提供初始化支持的第一编程指令。 系统板包括至少一个非处理器电子部件和第二非易失性存储器件。 存储在第二非易失性存储器件内部的第二编程指令包括为系统板的至少一个非处理器电子部件提供初始化支持的第二编程指令。 第一和第二编程指令进一步支持协作初始化协议，第一和第二编程指令在该合作初始化协议下彼此协作以在上电/复位时初始化计算机系统。

公开(公告)号：US06249872B1

公开(公告)日：2001-06-19

申请号：US09002776

申请日：1998-01-05

申请人： Frank L. Wildgrube ,  Mark Albrecht

发明人： Frank L. Wildgrube ,  Mark Albrecht

IPC分类号： G06F1214

CPC分类号： G06F21/79 ,  G06F12/1408 ,  G06F12/1466 ,  G06F21/572 ,  G06F21/75 ,  G06F2211/008 ,  G06F2211/1097

摘要： A system and method for protecting a non-volatile storage element of an electronic system from an unauthorized write access is described. The method features the operational steps of entering a mode of operation in which an authentication process is performed, placing a security circuit of the electronic system in a first predetermined state of operation before leaving the mode of operation, checking the current state of the security circuit, and halting further operations of the electronic system if the security circuit exists in a state of operation other than the first predetermined state of operation.

摘要翻译： 描述了一种用于保护电子系统的非易失性存储元件免受未授权写入访问的系统和方法。 该方法具有进入其中执行认证处理的操作模式的操作步骤，在离开操作模式之前将电子系统的安全电路置于第一预定操作状态，检查安全电路的当前状态 并且如果安全电路存在于除了第一预定操作状态之外的操作状态中，则停止电子系统的进一步操作。