公开(公告)号：US06738956B2

公开(公告)日：2004-05-18

申请号：US10216174

申请日：2002-08-12

申请人： Jiing Lin ,  Hsuan-Yi Wang ,  Chun-Yi Wu ,  Kuang-Yu Tang

发明人： Jiing Lin ,  Hsuan-Yi Wang ,  Chun-Yi Wu ,  Kuang-Yu Tang

IPC分类号： G06F1750

CPC分类号： G01R31/31722 ,  G01R31/31723 ,  G01R31/3187

摘要： The present invention generally relates to a circuit configuration of a chip and, more particularly to a circuit configuration of a chip with a graphic controller integrated and a method for testing such a circuit configuration, in which a test circuit is employed in a main control module such that a graphic controller is directly connected to a plurality of buses in a testing mode. Thus, the testing of the graphic controller is independent of the main controller module. Moreover, the testing requests are transmitted to the graphic controller by using frequency multiplying modes, and at least one multiplexer and at least one latch are used at the memory end, so that the required pin count for testing is lowered in the present invention.

摘要翻译： 本发明一般涉及一种芯片的电路结构，更具体地说，涉及集成有图形控制器的芯片的电路结构以及用于测试这种电路结构的方法，其中在主控制模块中采用测试电路 使得图形控制器在测试模式下直接连接到多个总线。 因此，图形控制器的测试与主控制器模块无关。 此外，通过使用倍频模式将测试请求发送到图形控制器，并且在存储器端使用至少一个多路复用器和至少一个锁存器，从而在本发明中降低了用于测试的所需引脚数。

公开(公告)号：US08010775B2

公开(公告)日：2011-08-30

申请号：US12252346

申请日：2008-10-15

申请人： Jiing Lin

发明人： Jiing Lin

IPC分类号： G06F12/00 ,  G06F12/06 ,  G06F9/445 ,  G06F15/177 ,  G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/3287 ,  Y02D10/171

摘要： A method for reducing computer system power consumption. The computer system includes a memory module having a plurality of address pins, and a chipset having a plurality of driving units for driving the address pins. The method includes obtaining number of required address pins by detecting a capacity of the memory module, and disabling the driving units so as to make a number of the active driving units substantially equal to the number of the required address pins.

摘要翻译： 一种降低计算机系统功耗的方法。 计算机系统包括具有多个地址引脚的存储器模块和具有用于驱动地址引脚的多个驱动单元的芯片组。 该方法包括通过检测存储器模块的容量来获得所需地址引脚的数量，以及禁用驱动单元，使得多个有效驱动单元基本上等于所需地址引脚的数量。

公开(公告)号：US20090037757A1

公开(公告)日：2009-02-05

申请号：US12252346

申请日：2008-10-15

申请人： Jiing Lin

发明人： Jiing Lin

IPC分类号： G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/3287 ,  Y02D10/171

摘要： A method for reducing computer system power consumption. The computer system includes a memory module having a plurality of address pins, and a chipset having a plurality of driving units for driving the address pins. The method includes obtaining number of required address pins by detecting a capacity of the memory module, and disabling the driving units so as to make a number of the active driving units substantially equal to the number of the required address pins.

摘要翻译： 一种降低计算机系统功耗的方法。 计算机系统包括具有多个地址引脚的存储器模块和具有用于驱动地址引脚的多个驱动单元的芯片组。 该方法包括通过检测存储器模块的容量来获得所需地址引脚的数量，以及禁用驱动单元，使得多个有效驱动单元基本上等于所需地址引脚的数量。

公开(公告)号：US20060117239A1

公开(公告)日：2006-06-01

申请号：US10908555

申请日：2005-05-17

申请人： Jiing Lin ,  Iris Jiang ,  Jie Ding

发明人： Jiing Lin ,  Iris Jiang ,  Jie Ding

IPC分类号： H03M13/00

CPC分类号： G11B20/00

摘要： A method and related apparatus for performing error checking-correcting (ECC). The method divides a memory space provided by a memory into an ECC range and a non-ECC range. When data is read or written, the method determines the address of data is within the ECC range or the non-ECC range so as to decide whether error checking-correcting is performed on the data.

摘要翻译： 一种用于执行错误校正校正（ECC）的方法和相关装置。 该方法将由存储器提供的存储器空间划分为ECC范围和非ECC范围。 当读取或写入数据时，该方法确定数据的地址在ECC范围或非ECC范围内，以便决定是否对该数据执行错误校验校正。

公开(公告)号：US20060095803A1

公开(公告)日：2006-05-04

申请号：US11161525

申请日：2005-08-08

申请人： Jiing Lin

发明人： Jiing Lin

IPC分类号： G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/3287 ,  Y02D10/171

摘要： A chipset has a plurality of driving units, each unit connecting to an address pin of a memory module for driving a one-bit address signal while accessing the memory module. The method detects configurations of memory modules, and determines which address pins are unused and makes corresponding driving units stop driving to reduce power consumption of unused address pins.

摘要翻译： 芯片组具有多个驱动单元，每个单元连接到存储器模块的地址引脚，用于在访问存储器模块的同时驱动一位地址信号。 该方法检测存储器模块的配置，并确定哪些地址引脚未使用，并使相应的驱动单元停止驱动，以降低未使用的地址引脚的功耗。

公开(公告)号：US07404137B2

公开(公告)日：2008-07-22

申请号：US10908555

申请日：2005-05-17

申请人： Jiing Lin ,  Iris Jiang ,  Jie Ding

发明人： Jiing Lin ,  Iris Jiang ,  Jie Ding

IPC分类号： G11C29/00

CPC分类号： G11B20/00

摘要： A method and related apparatus for performing error checking-correcting (ECC). The method divides a memory space provided by a memory into an ECC range and a non-ECC range. When data is read or written, the method determines the address of data is within the ECC range or the non-ECC range so as to decide whether error checking-correcting is performed on the data.

摘要翻译： 一种用于执行错误校正校正（ECC）的方法和相关装置。 该方法将由存储器提供的存储器空间划分为ECC范围和非ECC范围。 当读取或写入数据时，该方法确定数据的地址在ECC范围或非ECC范围内，以便决定是否对该数据执行错误校验校正。

公开(公告)号：US07376886B2

公开(公告)日：2008-05-20

申请号：US10907888

申请日：2005-04-19

申请人： Jiing Lin ,  Iris Jiang ,  Jie Ding

发明人： Jiing Lin ,  Iris Jiang ,  Jie Ding

IPC分类号： G11C29/00

CPC分类号： G06F11/1012

摘要： A method for data error checking includes accessing a plurality of sets of data, each of the sets of data having a plurality of bits; integrating the plurality of sets of data into integral data; generating error checking data according to the integral data, the error checking data being changed following any change of the plurality of sets of data; dividing the error checking data into a plurality of sets of sub-checking data, each set of sub-checking data corresponding to one of the plurality of sets of data; and when transmitting each of the plurality of sets of data in order, transmitting the corresponding sub-checking data in the meantime.

摘要翻译： 一种用于数据错误检查的方法包括访问多组数据，每组数据具有多个位; 将所述多组数据集成为积分数据; 根据所述积分数据生成错误检查数据，所述错误检查数据随着所述多组数据的任何改变而改变; 将所述错误检查数据划分为多组副检查数据，每组副检查数据对应于所述多组数据之一; 并且当按顺序发送多组数据中的每一个时，同时发送相应的子检查数据。

公开(公告)号：US20060090117A1

公开(公告)日：2006-04-27

申请号：US10907888

申请日：2005-04-19

申请人： Jiing Lin ,  Iris Jiang ,  Jie Ding

发明人： Jiing Lin ,  Iris Jiang ,  Jie Ding

IPC分类号： G11C29/00

CPC分类号： G06F11/1012

摘要： A method for data error checking includes accessing a plurality of sets of data, each of the sets of data having a plurality of bits; integrating the plurality of sets of data into integral data; generating error checking data according to the integral data, the error checking data being changed following any change of the plurality of sets of data; dividing the error checking data into a plurality of sets of sub-checking data, each set of sub-checking data corresponding to one of the plurality of sets of data; and when transmitting each of the plurality of sets of data in order, transmitting the corresponding sub-checking data in the meantime.

摘要翻译： 一种用于数据错误检查的方法包括访问多组数据，每组数据具有多个位; 将所述多组数据集成为积分数据; 根据所述积分数据生成错误检查数据，所述错误检查数据随着所述多组数据的任何改变而改变; 将所述错误检查数据划分为多组副检查数据，每组副检查数据对应于所述多组数据之一; 并且当按顺序发送多组数据中的每一个时，同时发送相应的子检查数据。

公开(公告)号：US06967661B2

公开(公告)日：2005-11-22

申请号：US10249954

申请日：2003-05-22

申请人： Jiing Lin

发明人： Jiing Lin

IPC分类号： G09G3/20 ,  G09G5/39 ,  G06T1/60

CPC分类号： G09G5/393 ,  G09G5/39 ,  G09G5/395 ,  G09G2360/122

摘要： A computer system includes a monitor, a memory and a processing unit. The monitor includes a main area for displaying an image. The main area has a plurality of rows and a plurality of columns of tiles. Each tile has a plurality of rows and a plurality of columns of display units, and each display unit is for displaying a portion of the image according to corresponding pixel data. The memory includes a plurality of first sequential memory units and a plurality of second sequential memory units. The first sequential memory units are for storing pixel data of a first tile. The second sequential memory units are for storing pixel data of a second tile. The second tile is horizontally next to the first tile. The processing unit sequentially transmits pixel data of pixels in the first tile before transmitting pixel data of pixels in the second tile.

摘要翻译： 计算机系统包括监视器，存储器和处理单元。 显示器包括用于显示图像的主区域。 主区域具有多个行和多个瓦片列。 每个瓦片具有多行和多列显示单元，并且每个显示单元用于根据对应的像素数据显示图像的一部分。 存储器包括多个第一顺序存储器单元和多个第二顺序存储器单元。 第一顺序存储器单元用于存储第一瓦片的像素数据。 第二顺序存储器单元用于存储第二瓦片的像素数据。 第二个瓦片水平放置在第一个瓦片旁边。 在发送第二瓦片中的像素的像素数据之前，处理单元顺序地发送第一瓦片中的像素的像素数据。

公开(公告)号：US07469352B2

公开(公告)日：2008-12-23

申请号：US11161525

申请日：2005-08-08

申请人： Jiing Lin

发明人： Jiing Lin

IPC分类号： G06F1/32 ,  G06F1/22

CPC分类号： G06F1/3203 ,  G06F1/3287 ,  Y02D10/171

摘要： A chipset has a plurality of driving units, each unit connecting to an address pin of a memory module for driving a one-bit address signal while accessing the memory module. The method detects configurations of memory modules, and determines which address pins are unused and makes corresponding driving units stop driving to reduce power consumption of unused address pins.

摘要翻译： 芯片组具有多个驱动单元，每个单元连接到存储器模块的地址引脚，用于在访问存储器模块的同时驱动一位地址信号。 该方法检测存储器模块的配置，并确定哪些地址引脚未使用，并使相应的驱动单元停止驱动，以降低未使用的地址引脚的功耗。