公开(公告)号：US06374370B1

公开(公告)日：2002-04-16

申请号：US09183173

申请日：1998-10-30

申请人： John W Bockhaus ,  Jay Fleischman

发明人： John W Bockhaus ,  Jay Fleischman

IPC分类号： G06F1130

CPC分类号： G06F11/2236 ,  G11C29/16 ,  G11C29/26 ,  G11C2029/0401

摘要： A method and structure facilitates the debugging and test coverage capabilities of a microprocessor. A microprocessor having memory arrays, a debug block, and one or more built-in-self-test (BIST) engines is disclosed. The debug block is capable of driving control information out onto a state machine output bus in response to an event and the control information can be selectively used to control signature analysis or recording elements of the microprcessor, such as multiple-input-shift-registers and first-in-first-out devices, that facilitate in the monitoring and debugging of the microprocessor. The signature and recording elements may or may not be contained within the one or more BIST engines and may or may not be used in conjunction with the memory arrays or BIST engine(s) of the microprocessor.

摘要翻译： 一种方法和结构有助于微处理器的调试和测试覆盖能力。 公开了具有存储器阵列，调试块和一个或多个内置自测试（BIST）引擎的微处理器。 调试块能够响应于事件将控制信息驱动到状态机输出总线上，并且控制信息可以选择性地用于控制微处理器的签名分析或记录元件，诸如多输入移位寄存器和 先进先出的设备，便于监视和调试微处理器。 签名和记录元素可以包含在一个或多个BIST引擎中，也可以不包含在一个或多个BIST引擎中，并且可以结合使用或不与微处理器的存储器阵列或BIST引擎一起使用。

公开(公告)号：US20140250274A1

公开(公告)日：2014-09-04

申请号：US14349070

申请日：2011-10-07

申请人： Gary Gostin ,  Craig Warner ,  John W Bockhaus

发明人： Gary Gostin ,  Craig Warner ,  John W Bockhaus

IPC分类号： G06F12/08 ,  G06F12/06

CPC分类号： G06F12/0815 ,  G06F12/0223 ,  G06F12/06 ,  G06F12/0802 ,  G06F12/0873 ,  G06F12/10 ,  G06F13/16 ,  G06F2212/1024 ,  G06F2212/2024

摘要： A computer apparatus and related method to access storage is provided. In one aspect, a controller maps an address range of a data block of storage into an accessible memory address range of at least one of a plurality of processors, in a further aspect, the controller ensures that copies of the data block cached in a plurality of memories by a plurality of processors are consistent.

摘要翻译： 提供了一种用于访问存储的计算机装置和相关方法。 在一个方面，控制器将存储器的数据块的地址范围映射到多个处理器中的至少一个处理器的可访问存储器地址范围，在另一方面，控制器确保数据块的副本被缓存在多个处理器中 多个处理器的存储器是一致的。

公开(公告)号：US09342452B2

公开(公告)日：2016-05-17

申请号：US14349070

申请日：2011-10-07

申请人： Gary Gostin ,  Craig Warner ,  John W Bockhaus

发明人： Gary Gostin ,  Craig Warner ,  John W Bockhaus

IPC分类号： G06F12/02 ,  G06F12/08 ,  G06F12/06 ,  G06F13/16

CPC分类号： G06F12/0815 ,  G06F12/0223 ,  G06F12/06 ,  G06F12/0802 ,  G06F12/0873 ,  G06F12/10 ,  G06F13/16 ,  G06F2212/1024 ,  G06F2212/2024

摘要： A computer apparatus and related method to access storage is provided. In one aspect, a controller maps an address range of a data block of storage into an accessible memory address range of at least one of a plurality of processors. In a further aspect, the controller ensures that copies of the data block cached in a plurality of memories by a plurality of processors are consistent.

摘要翻译： 提供了一种用于访问存储的计算机装置和相关方法。 在一个方面，控制器将存储器的数据块的地址范围映射到多个处理器中的至少一个处理器的可访问存储器地址范围。 在另一方面，控制器确保由多个处理器缓存在多个存储器中的数据块的副本是一致的。

公开(公告)号：US08732331B2

公开(公告)日：2014-05-20

申请号：US13122331

申请日：2008-10-02

申请人： Gregg B Lesartre ,  Craig Warner ,  Gary Gostin ,  John W Bockhaus

发明人： Gregg B Lesartre ,  Craig Warner ,  Gary Gostin ,  John W Bockhaus

IPC分类号： H04L12/801

CPC分类号： G06F15/173

摘要： In a computing system having a plurality of transaction source nodes issuing transactions into a switching fabric, an underserviced node notifies source nodes in the system that it needs additional system bandwidth to timely complete an ongoing transaction. The notified nodes continue to process already started transactions to completion, but stop the introduction of new traffic into the fabric until such time as the underserviced node indicates that it has progressed to a preselected point.

摘要翻译： 在具有将事务发送到交换结构中的多个事务源节点的计算系统中，欠授权节点通知系统中的源节点需要额外的系统带宽以及时完成正在进行的事务。 所通知的节点继续处理已经开始的事务完成，但是停止将新流量引入到结构中，直到欠观察节点指示它已经进展到预先选择的点为止。