公开(公告)号：US07383478B1

公开(公告)日：2008-06-03

申请号：US11185118

申请日：2005-07-20

申请人： Jonathan B. Ballagh ,  Alexander Carreira ,  L. James Hwang ,  Roger B. Milne ,  Shay Ping Seng ,  Nabeel Shirazi

发明人： Jonathan B. Ballagh ,  Alexander Carreira ,  L. James Hwang ,  Roger B. Milne ,  Shay Ping Seng ,  Nabeel Shirazi

IPC分类号： G01R31/28

CPC分类号： G01R31/318519 ,  G01R31/3025 ,  G01R31/318572 ,  H04W4/18 ,  H04W24/00 ,  H04W92/00

摘要： A programmable logic device (PLD) with a JTAG port, such as an FPGA, is provided with a wireless JTAG adapter to enable wireless communications. Multiple PLDs connected with wireless-to-JTAG adapters can be wirelessly linked in a network to form a large boundary-scan chain serial interface. To communicate with the PLDs having a wireless JTAG port, a host PC running application software is also equipped with a wireless transceiver.

摘要翻译： 具有JTAG端口（例如FPGA）的可编程逻辑器件（PLD）提供有无线JTAG适配器以实现无线通信。 与无线到JTAG适配器连接的多个PLD可以在网络中无线链接以形成大型边界扫描链串行接口。 为了与具有无线JTAG端口的PLD通信，运行应用软件的主机PC还配备有无线收发器。

公开(公告)号：US08224638B1

公开(公告)日：2012-07-17

申请号：US11650176

申请日：2007-01-05

申请人： Nabeel Shirazi ,  Chi Bun Chan ,  Bradley K. Fross ,  Shay Ping Seng ,  Jonathan B. Ballagh

发明人： Nabeel Shirazi ,  Chi Bun Chan ,  Bradley K. Fross ,  Shay Ping Seng ,  Jonathan B. Ballagh

IPC分类号： G06F17/50

CPC分类号： G06F17/5027 ,  G06F17/5054 ,  G06F2213/0038

摘要： A method of managing programmable device configuration can include running a server configuration image within the programmable device and storing a different configuration image within a non-volatile memory communicatively linked with the programmable device. Responsive to a switch request sent from the client to the programmable device over the communications link, the different configuration image can be loaded into the programmable device.

摘要翻译： 管理可编程设备配置的方法可以包括在可编程设备内运行服务器配置图像并将不同的配置图像存储在与可编程设备通信地链接的非易失性存储器中。 响应于通过通信链路从客户端发送到可编程设备的切换请求，可以将不同的配置图像加载到可编程设备中。

公开(公告)号：US07797677B1

公开(公告)日：2010-09-14

申请号：US11268801

申请日：2005-11-08

申请人： Jonathan B. Ballagh ,  Sean A. Kelly ,  Roger B. Milne ,  Shay Ping Seng ,  Jeffrey D. Stroomer

发明人： Jonathan B. Ballagh ,  Sean A. Kelly ,  Roger B. Milne ,  Shay Ping Seng ,  Jeffrey D. Stroomer

IPC分类号： G06F9/44

CPC分类号： G06F9/543 ,  G06F9/541 ,  G06F17/5054

摘要： A method of passing data among modules of a heterogeneous software system can include identifying a scripted function to be executed within the heterogeneous software system and building a wrapper script by embedding a call to the scripted function and an XTable object associated with the scripted function within the wrapper script. The method further can include executing the wrapper script thereby causing the scripted function to execute and receiving a result from execution of the scripted function.

摘要翻译： 在异构软件系统的模块之间传递数据的方法可以包括识别要在异构软件系统内执行的脚本化功能，以及通过嵌入对脚本化功能的调用和与脚本化功能相关联的XTable对象来构建包装器脚本 包装脚本 该方法还可以包括执行包装器脚本，从而使脚本化功能执行并从脚本化功能的执行接收结果。

公开(公告)号：US07539953B1

公开(公告)日：2009-05-26

申请号：US11633977

申请日：2006-12-05

申请人： Shay Ping Seng ,  Jonathan B. Ballagh ,  Roger B. Milne ,  Bradley L. Taylor

发明人： Shay Ping Seng ,  Jonathan B. Ballagh ,  Roger B. Milne ,  Bradley L. Taylor

IPC分类号： G06F17/50

CPC分类号： G06F17/505

摘要： Method, apparatus, and computer readable medium for circuit design is described. In one example, a model having at least one processor, at least one logic, and at least one shared memory is specified. The at least one shared memory is associated with the at least one processor. A memory map associated with the at least one shared memory and a bus adapter for coupling the memory map to the at least one processor are automatically generated.

摘要翻译： 描述了用于电路设计的方法，装置和计算机可读介质。 在一个示例中，指定具有至少一个处理器，至少一个逻辑和至少一个共享存储器的模型。 所述至少一个共享存储器与所述至少一个处理器相关联。 与至少一个共享存储器相关联的存储器映射和用于将存储器映射耦合到至少一个处理器的总线适配器被自动生成。

公开(公告)号：US08620638B1

公开(公告)日：2013-12-31

申请号：US12335025

申请日：2008-12-15

申请人： Chi Bun Chan ,  Jingzhao Ou ,  Shay Ping Seng ,  Nabeel Shirazi

发明人： Chi Bun Chan ,  Jingzhao Ou ,  Shay Ping Seng ,  Nabeel Shirazi

IPC分类号： G06F17/50 ,  G06G7/62

CPC分类号： G06F17/5022

摘要： A method of performing a simulation of a design under test is disclosed. The method comprises implementing an input block having an adjustable output width; coupling test data to the input block; generating an input signal comprising the test data for the design under test according to an input requirement for the design under test by way of the input block; implementing an output block having an adjustable input width for receiving data from an output of the design under test; and coupling the output of the design under test to the output block according to an output requirement of the design under test. A circuit for enabling testing of a circuit design implemented in an integrated circuit is also disclosed.

摘要翻译： 公开了一种对被测设计进行仿真的方法。 该方法包括实现具有可调输出宽度的输入块; 将测试数据耦合到输入块; 根据输入块的被测设计的输入要求，生成包含被测设计的测试数据的输入信号; 实现具有可调输入宽度的输出块，用于从被测设计的输出接收数据; 并根据被测设计的输出要求将被测设计的输出耦合到输出块。 还公开了一种能够测试在集成电路中实现的电路设计的电路。

公开(公告)号：US08600722B1

公开(公告)日：2013-12-03

申请号：US11805133

申请日：2007-05-22

申请人： Chi Bun Chan ,  Nabeel Shirazi ,  Shay Ping Seng ,  Haibing Ma

发明人： Chi Bun Chan ,  Nabeel Shirazi ,  Shay Ping Seng ,  Haibing Ma

IPC分类号： G06F17/50

CPC分类号： G06F17/5022 ,  G06F2217/86

摘要： A method and apparatus for providing a program-based hardware co-simulation of a circuit design are described. In one example, a circuit design is implemented for programmable logic to establish a design under test (DUT). A co-simulation model is programmatically generated using primitives defined by an application programming interface (API). The circuit design is simulated by configuring the programmable logic with the DUT and driving a co-simulation engine to communicate with the DUT via execution of the co-simulation model.

摘要翻译： 描述了一种用于提供电路设计的基于程序的硬件协同仿真的方法和装置。 在一个示例中，实现用于可编程逻辑以建立被测设计（DUT）的电路设计。 使用由应用程序编程接口（API）定义的原语以编程方式生成协同仿真模型。 通过使用DUT配置可编程逻辑来模拟电路设计，并通过执行协同仿真模型驱动协同仿真引擎与DUT进行通信。

公开(公告)号：US07523434B1

公开(公告)日：2009-04-21

申请号：US11234490

申请日：2005-09-23

申请人： Bradley L. Taylor ,  Arvind Sundararajan ,  Shay Ping Seng ,  L. James Hwang

发明人： Bradley L. Taylor ,  Arvind Sundararajan ,  Shay Ping Seng ,  L. James Hwang

IPC分类号： G06F17/50 ,  H03K17/693

CPC分类号： G06F17/5054

摘要： An exemplary embodiment includes a method that receives a plurality of mathematical expressions having a plurality of input variables. The mathematical expressions can then be parsed, checked for proper syntax and one or more abstract syntax trees can be formed. Next, the input variables are then assigned to input ports of the dynamically configurable arithmetic unit. Then using the parsed mathematical expressions with the assigned input ports, a list of operations to be performed by the dynamically configurable arithmetic unit are determined. And lastly, an interface to the dynamically configurable arithmetic unit is generated using in part the variable-to-input port assignments and the list of operations.

摘要翻译： 示例性实施例包括接收具有多个输入变量的多个数学表达式的方法。 然后可以解析数学表达式，检查正确的语法，并且可以形成一个或多个抽象语法树。 接下来，将输入变量分配给动态配置的运算单元的输入端口。 然后使用已分配的输入端口的解析数学表达式，确定要由动态配置的运算单元执行的操作列表。 最后，使用部分变量输入端口分配和操作列表来生成动态配置的运算单元的接口。

公开(公告)号：US08024678B1

公开(公告)日：2011-09-20

申请号：US12416333

申请日：2009-04-01

申请人： Bradley L. Taylor ,  Arvind Sundararajan ,  Shay Ping Seng ,  L. James Hwang

发明人： Bradley L. Taylor ,  Arvind Sundararajan ,  Shay Ping Seng ,  L. James Hwang

IPC分类号： G06F17/50

CPC分类号： G06F17/5054

摘要： An interface to a dynamically configurable arithmetic unit can include data alignment modules, where each data alignment module receives input variables being associated with one or more arithmetic expressions. The interface can include multiplexers coupled to the data alignment modules, wherein a data alignment module has outputs coupled to a first multiplexer. The first multiplexer can have a selection line and an output coupled to an input port of the dynamically configurable arithmetic unit. The interface can include a second multiplexer having input instructions and the selection line, where each instruction is associated with one of the arithmetic expressions and has an operation to be performed by the dynamically configurable arithmetic unit. The second multiplexer is configurable to provide selected ones of the input instructions to the dynamically configurable arithmetic unit through an output of the second multiplexer responsive to the selection line.

摘要翻译： 动态配置的算术单元的接口可以包括数据对准模块，其中每个数据对准模块接收与一个或多个算术表达式相关联的输入变量。 接口可以包括耦合到数据对准模块的多路复用器，其中数据对准模块具有耦合到第一多路复用器的输出。 第一复用器可以具有选择线和耦合到可动态配置的运算单元的输入端口的输出。 接口可以包括具有输入指令和选择线的第二多路复用器，其中每个指令与算术表达式中的一个相关联，并且具有由可动态配置的运算单元执行的操作。 第二多路复用器可配置成通过第二多路复用器的输出将响应于选择线的输入指令的选定输入指令提供给动态可配置的运算单元。

公开(公告)号：US08229725B1

公开(公告)日：2012-07-24

申请号：US12240874

申请日：2008-09-29

申请人： Jingzhao Ou ,  Chi Bun Chan ,  Shay Ping Seng

发明人： Jingzhao Ou ,  Chi Bun Chan ,  Shay Ping Seng

IPC分类号： G06F17/50 ,  G06F9/455

CPC分类号： G06F17/5031 ,  G06F17/5059 ,  G06F2217/62 ,  G06F2217/84

摘要： Method and apparatus for modeling processor-based circuit models are described. Some examples relate to designing a circuit model having a processor system and custom logic. A bus adapter coupled to a bus of the processor system is generated. A shared memory interface between the custom logic and the bus adapter is generated. The shared memory interface includes a memory map for the processor system. A clock wrapper having a first clock input and a second clock input is generated. The first clock input drives the custom logic and first shared memory of the shared memory interface. The second clock input drives the processor system.

摘要翻译： 描述了基于处理器的电路模型的方法和装置。 一些示例涉及设计具有处理器系统和定制逻辑的电路模型。 产生耦合到处理器系统的总线的总线适配器。 生成自定义逻辑和总线适配器之间的共享存储器接口。 共享存储器接口包括用于处理器系统的存储器映射。 产生具有第一时钟输入和第二时钟输入的时钟包装器。 第一个时钟输入驱动共享内存接口的自定义逻辑和第一个共享内存。 第二个时钟输入驱动处理器系统。

公开(公告)号：US07930162B1

公开(公告)日：2011-04-19

申请号：US12115340

申请日：2008-05-05

申请人： Chi Bun Chan ,  Shay Ping Seng ,  Jingzhao Ou

发明人： Chi Bun Chan ,  Shay Ping Seng ,  Jingzhao Ou

IPC分类号： G06F17/50

CPC分类号： G06F17/5027

摘要： An integrated circuit configured for hardware co-simulation can include a command processor, a replay buffer storing a command template, wherein the command template specifies an incomplete command, and a command first-in-first out (FIFO) memory storing complementary data for completion of the command template. The integrated circuit further can include a multiplexer coupled to the command processor, the replay buffer, and the command FIFO. The multiplexer, under control of the command processor, can selectively provide data from the replay buffer or the command FIFO to the command processor. The command processor, responsive to a replay command read during a hardware co-simulation session, can enter a replay mode, obtain the command template from the replay buffer, obtain the complementary data from the FIFO memory according to a symbol read from the command template, and form a complete command by joining the command template with the complementary data.

摘要翻译： 配置用于硬件协同仿真的集成电路可以包括命令处理器，存储命令模板的重放缓冲器，其中命令模板指定不完整​​的命令，以及存储用于完成的补充数据的先进先出（FIFO）存储器 的命令模板。 集成电路还可以包括耦合到命令处理器，重播缓冲器和命令FIFO的多路复用器。 在命令处理器的控制下，多路复用器可以选择性地将数据从重播缓冲器或命令FIFO提供给命令处理器。 命令处理器响应于在硬件协同仿真会话期间读取的重放命令，可以进入重放模式，从重播缓冲器获取命令模板，根据从命令模板读取的符号从FIFO存储器获取补充数据 ，并通过将命令模板与补充数据相加形成完整的命令。