公开(公告)号：US08595555B1

公开(公告)日：2013-11-26

申请号：US13005941

申请日：2011-01-13

申请人： Bradley L. Taylor

发明人： Bradley L. Taylor

IPC分类号： G06F11/00

CPC分类号： G06F11/3648

摘要： A method of debugging an integrated circuit (IC) can include receiving, within a debugging system implemented within the IC, a debug command from a system external to the IC and, responsive to the debug command, initiating a debug function specified by the debug command for a processor system embedded on the IC. An IC also is provided that can include a programmable circuitry (e.g., a programmable fabric) coupled via an interface to processor system embedded in the IC. A debugging system can be implemented within the programmable fabric to communicate with the processor system via the interface.

摘要翻译： 调试集成电路（IC）的方法可以包括在IC内实现的调试系统内接收来自IC外部的系统的调试命令，并且响应于调试命令启动由调试命令指定的调试功能 用于嵌入在IC上的处理器系统。 还提供了一种IC，其可以包括经由嵌入在IC中的处理器系统的接口耦合的可编程电路（例如，可编程结构）。 可以在可编程结构内实现调试系统，以经由接口与处理器系统通信。

公开(公告)号：US08539011B1

公开(公告)日：2013-09-17

申请号：US11880361

申请日：2007-07-19

申请人： Bradley L. Taylor

发明人： Bradley L. Taylor

IPC分类号： G06F7/38

CPC分类号： H03K19/17728 ,  G06F7/57

摘要： A device having programmable logic for implementing arithmetic functions is disclosed. The device comprises an input port coupled to receive a configuration bitstream; a plurality of configurable arithmetic blocks, each configurable arithmetic block comprising configurable circuits for implementing arithmetic functions according to bits of the configuration bitstream; a plurality of input registers coupled to receive multi-bit input words to be processed by the plurality of configurable arithmetic blocks; and an output register enabled to generate an output word. A method of implementing an arithmetic function in a device having programmable logic is also disclosed.

摘要翻译： 公开了具有用于实现算术功能的可编程逻辑的装置。 该设备包括耦合以接收配置比特流的输入端口; 多个可配置运算块，每个可配置运算块包括用于根据配置位流的位实现算术功能的可配置电路; 多个输入寄存器，其被耦合以接收要由所述多个可配置运算块处理的多位输入字; 以及一个能够产生输出字的输出寄存器。 还公开了一种在具有可编程逻辑的装置中实现算术功能的方法。

公开(公告)号：US08010590B1

公开(公告)日：2011-08-30

申请号：US11880141

申请日：2007-07-19

申请人： Bradley L. Taylor

发明人： Bradley L. Taylor

IPC分类号： G06F7/38

CPC分类号： G06F7/57 ,  H03K19/177

摘要： A configurable arithmetic block for implementing arithmetic functions in a device having programmable logic is described. The configurable arithmetic block comprises a first plurality of registers coupled to receive input data; a second plurality of registers coupled to receive input data; an arithmetic function circuit having a plurality of arithmetic function elements, each arithmetic function element coupled to at least one other arithmetic function element of the plurality of arithmetic function elements and coupled to receive outputs of at least one of the first plurality of input registers and the second plurality of input registers; and an output coupled to the arithmetic function circuit. A method of implementing a configurable arithmetic block in a device having programmable logic is also disclosed.

摘要翻译： 描述了用于在具有可编程逻辑的设备中实现算术功能的可配置运算块。 可配置运算块包括耦合以接收输入数据的第一多个寄存器; 耦合以接收输入数据的第二多个寄存器; 具有多个算术功能元件的算术函数电路，每个算术功能元件耦合到所述多个运算功能元件中的至少一个其它算术功能元件，并被耦合以接收所述第一多个输入寄存器中的至少一个输入寄存器和 第二多个输入寄存器; 以及耦合到所述算术函数电路的输出。 还公开了在具有可编程逻辑的设备中实现可配置运算块的方法。

公开(公告)号：US07937259B1

公开(公告)日：2011-05-03

申请号：US12002838

申请日：2007-12-18

申请人： Chi Bun Chan ,  Bradley L. Taylor ,  Nabeel Shirazi

发明人： Chi Bun Chan ,  Bradley L. Taylor ,  Nabeel Shirazi

IPC分类号： G06F9/455

CPC分类号： G06F17/5027 ,  G06F2217/86

摘要： Various embodiments of a co-simulation system are disclosed. In one embodiment, a data processing arrangement executes a simulator that simulates a first block of an electronic circuit design. A first clock source generates a first clock signal, and a second clock source generates a second clock signal. The first and second clock signals are independent one from another, and an operating frequency of the second clock signal is dynamically adjustable from a clock control interface. A programmable logic device (PLD) is configured with logic that includes a co-simulation interface clocked by the first clock signal, a second block of the electronic circuit design that is clocked by the second clock signal, and a synchronizer that controls data transmission between the co-simulation interface and the second block.

摘要翻译： 公开了共模拟系统的各种实施例。 在一个实施例中，数据处理装置执行模拟电子电路设计的第一块的模拟器。 第一时钟源产生第一时钟信号，第二时钟源产生第二时钟信号。 第一和第二时钟信号彼此独立，并且第二时钟信号的工作频率可以从时钟控制接口动态地调整。 可编程逻辑器件（PLD）配置有逻辑，逻辑包括由第一时钟信号定时的协同仿真接口，由第二时钟信号计时的电子电路设计的第二块，以及控制数字传输的同步器 共模仿界面和第二块。

公开(公告)号：US07493578B1

公开(公告)日：2009-02-17

申请号：US11083667

申请日：2005-03-18

申请人： Roger B. Milne ,  Alexander R. Vogenthaler ,  Jeffrey D. Stroomer ,  Bradley L. Taylor ,  Alexander Carreira

发明人： Roger B. Milne ,  Alexander R. Vogenthaler ,  Jeffrey D. Stroomer ,  Bradley L. Taylor ,  Alexander Carreira

IPC分类号： G06F17/50 ,  G06F11/00

CPC分类号： G06F17/5045

摘要： Methods are provided for processing design information of an electronic circuit design. A single path or multiple paths that are produced by a first design tool are an input for the method. Each path includes an ordered set of element names of the electronic circuit design. Each element name of each path is pattern matched with the names of design blocks of the electronic circuit design produced by a second design tool. Data indicative of a path produced by the second design tool that includes the design blocks that are pattern matched to the ordered set of element names is the output of the method.

摘要翻译： 提供了用于处理电子电路设计的设计信息的方法。 由第一设计工具产生的单个路径或多个路径是该方法的输入。 每个路径包括电子电路设计的一组有序元素名称。 每个路径的每个元素名称都与由第二个设计工具生成的电子电路设计的设计块的名称进行模式匹配。 指示由第二设计工具产生的路径的数据，其包括与有序的元素名称集合模式匹配的设计块是该方法的输出。

公开(公告)号：US08612789B2

公开(公告)日：2013-12-17

申请号：US13005994

申请日：2011-01-13

申请人： Bradley L. Taylor ,  Ting Lu ,  William E. Allaire ,  Hassan K. Bazargan ,  Hy V. Nguyen ,  Shashank Bhonge

发明人： Bradley L. Taylor ,  Ting Lu ,  William E. Allaire ,  Hassan K. Bazargan ,  Hy V. Nguyen ,  Shashank Bhonge

IPC分类号： G06F1/26

CPC分类号： H03K19/0016 ,  H03K19/177

摘要： An integrated circuit can include a processor system configured to execute program code, wherein the processor system is hard-wired. The IC also can include programmable circuitry configurable to implement different physical circuits. The programmable circuitry can be coupled to the processor system and can be configured to implement a power off procedure under the control of the processor system.

摘要翻译： 集成电路可以包括被配置为执行程序代码的处理器系统，其中处理器系统是硬连线的。 IC还可以包括可配置以实现不同物理电路的可编程电路。 可编程电路可以耦合到处理器系统，并且可以被配置为在处理器系统的控制下实现断电过程。

公开(公告)号：US20120221833A1

公开(公告)日：2012-08-30

申请号：US13037234

申请日：2011-02-28

申请人： William E. Allaire ,  Bradley L. Taylor ,  Ting Lu ,  Sandeep Dutta ,  Patrick J. Crotty ,  Hassan K. Bazargan ,  Hy V. Nguyen ,  Shashank Bhonge

发明人： William E. Allaire ,  Bradley L. Taylor ,  Ting Lu ,  Sandeep Dutta ,  Patrick J. Crotty ,  Hassan K. Bazargan ,  Hy V. Nguyen ,  Shashank Bhonge

IPC分类号： G06F15/76 ,  G06F9/06

CPC分类号： G06F13/10 ,  G06F1/26 ,  G06F1/3287 ,  G06F15/7867 ,  G06F15/7871 ,  Y02D10/171

摘要： An integrated circuit can include a processor system configured to execute program code. The processor system can be hard-wired and include a processor hardware resource. The IC also can include a programmable circuitry configurable to implement different physical circuits. The programmable circuitry can be coupled to the processor system. The programmable circuitry can be configurable to share usage of the processor hardware resource of the processor system. The processor system further can control aspects of the programmable circuitry such as power on and/or off and also configuration of the programmable circuitry to implement one or more different physical circuits therein.

摘要翻译： 集成电路可以包括被配置为执行程序代码的处理器系统。 处理器系统可以是硬连线的并且包括处理器硬件资源。 IC还可以包括可配置为实现不同物理电路的可编程电路。 可编程电路可以耦合到处理器系统。 可编程电路可以被配置为共享处理器系统的处理器硬件资源的使用。 处理器系统还可以控制诸如上电和/或关断的可编程电路的方面，并且还可以配置可编程电路以在其中实现一个或多个不同的物理电路。

公开(公告)号：US08117247B1

公开(公告)日：2012-02-14

申请号：US11880140

申请日：2007-07-19

申请人： Bradley L. Taylor

发明人： Bradley L. Taylor

IPC分类号： G06F7/38

CPC分类号： G06F7/5057 ,  H03K19/17728

摘要： A configurable arithmetic block in a device having programmable logic for implementing arithmetic functions is disclosed. The configurable arithmetic block comprises a plurality of input registers coupled to receive multiple bit words; an arithmetic function circuit coupled to receive the multiple bit words; an output selection circuit coupled to receive the output of the plurality of input registers and an output of the arithmetic function circuit; and a plurality of output registers coupled the output selection circuit. A method of implementing arithmetic functions in a device having programmable logic is also disclosed.

摘要翻译： 公开了具有用于实现算术功能的可编程逻辑的设备中的可配置运算块。 可配置运算块包括耦合以接收多个位字的多个输入寄存器; 耦合以接收所述多个位字的算术函数电路; 输出选择电路，被耦合以接收所述多个输入寄存器的输出和所述算术函数电路的输出; 以及耦合所述输出选择电路的多个输出寄存器。 还公开了一种在具有可编程逻辑的装置中实现算术功能的方法。

公开(公告)号：US06347346B1

公开(公告)日：2002-02-12

申请号：US09343477

申请日：1999-06-30

申请人： Bradley L. Taylor

发明人： Bradley L. Taylor

IPC分类号： G06F1328

CPC分类号： H03K19/1776

摘要： A memory access system is described in which local memory units on a reconfigurable chip can be used in conjunction with the system memory. Data path units on the reconfigurable chip can cause data to be swapped in and out of the local memory units as a result of calculations within the reconfigurable fabric. Alternately, a cache-like system can be used so that the data can be read into the local memory unit from the system memory units automatically.

摘要翻译： 描述了存储器访问系统，其中可重构芯片上的本地存储器单元可以与系统存储器结合使用。 可重新配置的芯片上的数据路径单元可能导致数据在本地存储器单元内进行交换，这是由于可重构结构内的计算结果。 或者，可以使用类似缓存的系统，使得数据可以自动从系统存储器单元读入本地存储器单元。

公开(公告)号：US09135213B2

公开(公告)日：2015-09-15

申请号：US13005962

申请日：2011-01-13

申请人： Bradley L. Taylor ,  Ting Lu

发明人： Bradley L. Taylor ,  Ting Lu

IPC分类号： G06F15/00 ,  G06F15/76 ,  G06F15/78 ,  H03K19/177

CPC分类号： G06F15/7889 ,  H03K19/177 ,  Y02D10/12 ,  Y02D10/13

摘要： A method of extending a processor system within an integrated circuit (IC) can include executing program code within the processor system implemented within the IC, wherein the IC includes a programmable fabric. The processor system further can be coupled to the programmable fabric. A process can be performed using a process-specific circuit implemented within the programmable fabric in lieu of using the processor system. A result of the process from the process-specific circuit can be made available to the processor system.

摘要翻译： 扩展集成电路（IC）内的处理器系统的方法可以包括在IC内实现的处理器系统内执行程序代码，其中IC包括可编程结构。 处理器系统还可以耦合到可编程结构。 可以使用在可编程结构内实现的处理专用电路代替使用处理器系统来执行处理。 来自过程特定电路的处理的结果可以被提供给处理器系统。