公开(公告)号：US06917996B2

公开(公告)日：2005-07-12

申请号：US10217162

申请日：2002-08-13

申请人： Kiyotake Togo ,  Makoto Nagano

发明人： Kiyotake Togo ,  Makoto Nagano

IPC分类号： G06F13/362 ,  G06F13/364 ,  G06F13/00 ,  G06F13/14 ,  G06F13/20 ,  G06F13/36

CPC分类号： G06F13/364

摘要： An external bus control device 2 has first and second bus controllers 15, 16 and an external bus arbiter 17. The bus controllers 15, 16 correspond to devices (for example, SRAM, DRAM) connected to an external bus EXBUS respectively. The bus controllers 15, 16 respectively output external bus use request signals BRQ1 and BRQ2, and obtain the right for using the external bus EXBUS. When the bus controllers 15, 16 end use of the external bus EXBUS, the bus controllers 15, 16 stop to output the external bus use request signals BRQ1 and BRQ2 and output off-time signals OFT1 and OFT2 immediately thereafter.

摘要翻译： 外部总线控制装置2具有第一和第二总线控制器15,16以及外部总线仲裁器17。 总线控制器15,16分别对应于连接到外部总线EXBUS的设备（例如，SRAM，DRAM）。 总线控制器15,16分别输出外部总线使用请求信号BRQ 1和BRQ 2，并获得使用外部总线EXBUS的权利。 当总线控制器15,16终止使用外部总线EXBUS时，总线控制器15,16停止输出外部总线使用请求信号BRQ 1和BRQ 2，并在此之后立即输出关断时间信号OFT 1和OFT 2。

公开(公告)号：US07076745B2

公开(公告)日：2006-07-11

申请号：US10779650

申请日：2004-02-18

申请人： Kiyotake Togo

发明人： Kiyotake Togo

IPC分类号： G06F17/50 ,  G06F12/00

CPC分类号： G06F15/7832

摘要： The present invention provides a semiconductor integrated circuit device easy to design timing to be provided with respect to an external memory. In the semiconductor integrated circuit device (10), a second memory controller (16) is provided outside a hard macro (12) containing a first memory controller (15). The length of a wiring (second wiring) between the second memory controller (16) and an IO pad unit (13) is set shorter than the length of a wiring (first wiring) between the first memory controller (15) and the IO pad unit (13). Further, a wiring (40) is provided which transmits a switch signal for exclusively switching the states of the first memory controller (15) and the second memory controller (16) to either one of valid and invalid states.

摘要翻译： 本发明提供一种容易设计相对于外部存储器提供定时的半导体集成电路装置。 在半导体集成电路装置（10）中，第二存储器控制器（16）设置在包含第一存储器控制器（15）的硬宏（12）之外。 第二存储器控制器（16）和IO垫单元（13）之间的布线（第二布线）的长度被设定为短于第一存储器控制器（15）和IO垫之间的布线（第一布线）的长度 单位（13）。 此外，提供了布线（40），其将用于将第一存储器控制器（15）和第二存储器控制器（16）的状态专门地切换到有效和无效状态之一的开关信号。

公开(公告)号：US06295620B1

公开(公告)日：2001-09-25

申请号：US09291063

申请日：1999-04-14

申请人： Kiyotake Togo

发明人： Kiyotake Togo

IPC分类号： G11C2900

CPC分类号： G11C29/36 ,  G11C29/10 ,  G11C29/14 ,  G11C29/56

摘要： A memory device has a main memory circuit, an auxiliary memory circuit for storing test data, and an interface circuit for transferring test data between the auxiliary memory circuit and external test equipment. Test data are transferred from the external test equipment to the auxiliary memory circuit, then transferred repeatedly to different locations in the main memory circuit. Different test patterns are generated by selectively inverting one bit, or all bits, in the test data as the data are transferred into the main memory circuit. Test results are obtained by using a comparator in the memory device to compare the data stored in the auxiliary memory circuit with data read from the main memory circuit.

摘要翻译： 存储器件具有主存储器电路，用于存储测试数据的辅助存储器电路，以及用于在辅助存储器电路和外部测试设备之间传送测试数据的接口电路。 测试数据从外部测试设备传输到辅助存储器电路，然后重复传输到主存储器电路中的不同位置。 当数据被传送到主存储器电路时，通过选择性地反转测试数据中的一个位或所有位来产生不同的测试模式。 通过在存储装置中使用比较器来获得测试结果，以将存储在辅助存储器电路中的数据与从主存储器电路读取的数据进行比较。

公开(公告)号：US20050102446A1

公开(公告)日：2005-05-12

申请号：US10779650

申请日：2004-02-18

申请人： Kiyotake Togo

发明人： Kiyotake Togo

IPC分类号： H01L21/82 ,  G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G06F15/78

CPC分类号： G06F15/7832

摘要： The present invention provides a semiconductor integrated circuit device easy to design timing to be provided with respect to an external memory. In the semiconductor integrated circuit device (10), a second memory controller (16) is provided outside a hard macro (12) containing a first memory controller (15). The length of a wiring (second wiring) between the second memory controller (16) and an IO pad unit (13) is set shorter than the length of a wiring (first wiring) between the first memory controller (15) and the IO pad unit (13). Further, a wiring (40) is provided which transmits a switch signal for exclusively switching the states of the first memory controller (15) and the second memory controller (16) to either one of valid and invalid states.

摘要翻译： 本发明提供一种容易设计相对于外部存储器提供定时的半导体集成电路装置。 在半导体集成电路装置（10）中，第二存储器控制器（16）设置在包含第一存储器控制器（15）的硬宏（12）之外。 第二存储器控制器（16）和IO垫单元（13）之间的布线（第二布线）的长度被设定为短于第一存储器控制器（15）和IO垫之间的布线（第一布线）的长度 单位（13）。 此外，提供了布线（40），其将用于将第一存储器控制器（15）和第二存储器控制器（16）的状态专门地切换到有效和无效状态之一的开关信号。

公开(公告)号：US08064523B2

公开(公告)日：2011-11-22

申请号：US11762241

申请日：2007-06-13

申请人： Kiyotake Togo

发明人： Kiyotake Togo

IPC分类号： H04N7/12 ,  G06K9/36

CPC分类号： H04N19/436 ,  H04N19/43

摘要： A motion vector search apparatus has two internal memories for storing one macroblock of current image data each and N internal memories for storing M macroblocks of reference image data each, where M and N are integers greater than one. Selectors feed data from one of the current image memories and N−1 of the reference image memories to a processor that carries out a block matching calculation, on the basis of which a detector finds a motion vector for the selected macroblock of current image data. During the search, data for one new current image macroblock and M new reference image macroblocks are read into the non-selected memories, so that as soon as the motion vector is found, the search for the next motion vector can begin.

摘要翻译： 运动矢量搜索装置具有用于存储当前图像数据的一个宏块的两个内部存储器和用于存储参考图像数据的M个宏块的N个内部存储器，其中M和N是大于1的整数。 选择器将来自当前图像存储器中的一个和参考图像存储器的N-1的数据馈送到执行块匹配计算的处理器，基于该处理器，检测器找到当前图像数据的所选宏块的运动矢量。 在搜索期间，将一个新的当前图像宏块和M个新的参考图像宏块的数据读入未选择的存储器，使得一旦找到运动矢量，就可以开始搜索下一个运动矢量。