公开(公告)号：US08039345B2

公开(公告)日：2011-10-18

申请号：US12816642

申请日：2010-06-16

申请人： Kyung-yub Jeon ,  Jong-heui Song ,  Song-yi Yang

发明人： Kyung-yub Jeon ,  Jong-heui Song ,  Song-yi Yang

IPC分类号： H01L21/336

CPC分类号： H01L21/31122 ,  H01J37/32357 ,  H01L21/31116 ,  H01L21/31138 ,  H01L27/11521

摘要： A method of forming a semiconductor device may include forming a first pattern on a substrate, and forming a first dielectric layer on the first pattern. The first pattern may be between portions of the first dielectric layer and the substrate. A second dielectric layer may be formed on the first dielectric layer, and the first dielectric layer may be between the first pattern and the second dielectric layer. A second pattern may be formed on the second dielectric layer. Portions of the second dielectric layer may be exposed by the second pattern, and the first and second dielectric layers may be between portions of the first and second patterns. The exposed portions of the second dielectric layer may be isotropically etched.

摘要翻译： 形成半导体器件的方法可以包括在衬底上形成第一图案，以及在第一图案上形成第一电介质层。 第一图案可以在第一介电层和基板的部分之间。 可以在第一电介质层上形成第二电介质层，并且第一介电层可以在第一图案和第二介电层之间。 第二图案可以形成在第二介电层上。 第二介电层的一部分可以被第二图案曝光，并且第一和第二介电层可以在第一和第二图案的部分之间。 可以对第二电介质层的暴露部分进行各向同性蚀刻。

公开(公告)号：US20110059602A1

公开(公告)日：2011-03-10

申请号：US12816642

申请日：2010-06-16

申请人： Kyung-yub Jeon ,  Jong-heui Song ,  Song-yi Yang

发明人： Kyung-yub Jeon ,  Jong-heui Song ,  Song-yi Yang

IPC分类号： H01L21/28 ,  H01L21/336

CPC分类号： H01L21/31122 ,  H01J37/32357 ,  H01L21/31116 ,  H01L21/31138 ,  H01L27/11521

摘要： A method of forming a semiconductor device may include forming a first pattern on a substrate, and forming a first dielectric layer on the first pattern. The first pattern may be between portions of the first dielectric layer and the substrate. A second dielectric layer may be formed on the first dielectric layer, and the first dielectric layer may be between the first pattern and the second dielectric layer. A second pattern may be formed on the second dielectric layer. Portions of the second dielectric layer may be exposed by the second pattern, and the first and second dielectric layers may be between portions of the first and second patterns. The exposed portions of the second dielectric layer may be isotropically etched.

摘要翻译： 形成半导体器件的方法可以包括在衬底上形成第一图案，以及在第一图案上形成第一电介质层。 第一图案可以在第一介电层和基板的部分之间。 可以在第一电介质层上形成第二电介质层，并且第一介电层可以在第一图案和第二介电层之间。 第二图案可以形成在第二介电层上。 第二介电层的一部分可以被第二图案曝光，并且第一和第二介电层可以在第一和第二图案的部分之间。 可以对第二电介质层的暴露部分进行各向同性蚀刻。