公开(公告)号：US20120198502A1

公开(公告)日：2012-08-02

申请号：US13438570

申请日：2012-04-03

申请人： Liming Qin ,  Marwan Adas ,  Prachi Raikar ,  David Roos ,  Yezdi Antia ,  Neal Becker

发明人： Liming Qin ,  Marwan Adas ,  Prachi Raikar ,  David Roos ,  Yezdi Antia ,  Neal Becker

IPC分类号： H04N21/60

CPC分类号： H04N21/6143 ,  H03M13/1165 ,  H04N7/20 ,  H04N21/236 ,  H04N21/238 ,  H04N21/2381 ,  H04N21/2389

摘要： A receiver is used with third code blocks based on first code blocks, second code blocks, and a planning code block. The first code blocks are associated with a first sequence number and modulated with a first modulation scheme. The second code blocks are associated with a second sequence number and modulated with a second modulation scheme. The planning code block associates the third code blocks with the first code blocks and the second code blocks. The receiver includes a de-multiplexing portion, which includes a code block selector and a look up table, that outputs a de-multiplexed signal based on the third code blocks. The code block selector selects a code block from the third code blocks to output as the de-multiplexed signal based on entries in the look up table. The receiver also includes a recovery portion that outputs received code blocks based on the de-multiplexed signal.

摘要翻译： 基于第一代码块，第二代码块和规划代码块的第三代码块使用接收器。 第一码块与第一序列号相关联，并用第一调制方案进行调制。 第二码块与第二序列号相关联，并用第二调制方案进行调制。 规划代码块将第三代码块与第一代码块和第二代码块相关联。 接收机包括解复用部分，其包括代码块选择器和查找表，其基于第三代码块输出解复用信号。 代码块选择器从第三代码块中选择代码块，作为基于查找表中的条目的解复用信号输出。 接收机还包括基于解复用信号输出接收码块的恢复部分。

公开(公告)号：US08793745B2

公开(公告)日：2014-07-29

申请号：US13438570

申请日：2012-04-03

申请人： Liming Qin ,  Marwan Adas ,  Prachi Raikar ,  David Roos ,  Yezdi Antia ,  Neal Becker

发明人： Liming Qin ,  Marwan Adas ,  Prachi Raikar ,  David Roos ,  Yezdi Antia ,  Neal Becker

IPC分类号： H04N7/20 ,  H04N21/236 ,  H04N21/238

CPC分类号： H04N21/6143 ,  H03M13/1165 ,  H04N7/20 ,  H04N21/236 ,  H04N21/238 ,  H04N21/2381 ,  H04N21/2389

摘要： A receiver is used with third code blocks based on first code blocks, second code blocks, and a planning code block. The first code blocks are associated with a first sequence number and modulated with a first modulation scheme. The second code blocks are associated with a second sequence number and modulated with a second modulation scheme. The planning code block associates the third code blocks with the first code blocks and the second code blocks. The receiver includes a de-multiplexing portion, which includes a code block selector and a look up table, that outputs a de-multiplexed signal based on the third code blocks. The code block selector selects a code block from the third code blocks to output as the de-multiplexed signal based on entries in the look up table. The receiver also includes a recovery portion that outputs received code blocks based on the de-multiplexed signal.

摘要翻译： 基于第一代码块，第二代码块和规划代码块的第三代码块使用接收器。 第一码块与第一序列号相关联，并用第一调制方案进行调制。 第二码块与第二序列号相关联，并用第二调制方案进行调制。 规划代码块将第三代码块与第一代码块和第二代码块相关联。 接收机包括解复用部分，其包括代码块选择器和查找表，其基于第三代码块输出解复用信号。 代码块选择器从第三代码块中选择代码块，作为基于查找表中的条目的解复用信号输出。 接收机还包括基于解复用信号输出接收码块的恢复部分。

公开(公告)号：US20130205182A1

公开(公告)日：2013-08-08

申请号：US13369038

申请日：2012-02-08

申请人： Marwan Adas ,  Shruti Dhingra ,  Shumin Zhang

发明人： Marwan Adas ,  Shruti Dhingra ,  Shumin Zhang

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： H03M13/114 ,  H03M13/1111 ,  H03M13/1122 ,  H03M13/1125 ,  H03M13/1137 ,  H03M13/1165 ,  H03M13/255 ,  H03M13/3707 ,  H03M13/6519

摘要： An apparatus for a dual mode low density parity check (LDPC) decoder including edge random access memory (RAM), last-in-first-out/first-in-first-out (LIFO/FIFO) RAM, channel RAM, and parallel datapath engines, where the datapath engines include a standard belief propagation decoding (SBD) datapath and a layered belief propagation decoding (LBD) datapath, where the SBD datapath includes a shifter, an accumulator, multiplexers, and a g( )_sbd calculator, and where the LBD datapath includes the shifter, the multiplexers, and a g′( )_lbd calculator.

摘要翻译： 一种用于双模低密度奇偶校验（LDPC）解码器的装置，包括边缘随机存取存储器（RAM），先进先出/先进先出（LIFO / FIFO）RAM，信道RAM和并行 数据路径引擎，其中数据路径引擎包括标准置信传播解码（SBD）数据路径和分层置信传播解码（LBD）数据路径，其中SBD数据路径包括移位器，累加器，多路复用器和ag（）_sbd计算器，其中 LBD数据路径包括移位器，多路复用器和g'（）_lbd计算器。

公开(公告)号：US08775915B2

公开(公告)日：2014-07-08

申请号：US13369038

申请日：2012-02-08

申请人： Marwan Adas ,  Shruti Dhingra ,  Shumin Zhang

发明人： Marwan Adas ,  Shruti Dhingra ,  Shumin Zhang

IPC分类号： H03M13/00 ,  G06F11/00 ,  H03M13/11 ,  H03M13/25

CPC分类号： H03M13/114 ,  H03M13/1111 ,  H03M13/1122 ,  H03M13/1125 ,  H03M13/1137 ,  H03M13/1165 ,  H03M13/255 ,  H03M13/3707 ,  H03M13/6519

摘要： An apparatus for a dual mode low density parity check (LDPC) decoder including edge random access memory (RAM), last-in-first-out/first-in-first-out (LIFO/FIFO) RAM, channel RAM, and parallel datapath engines, where the datapath engines include a standard belief propagation decoding (SBD) datapath and a layered belief propagation decoding (LBD) datapath, where the SBD datapath includes a shifter, an accumulator, multiplexers, and a g( )_sbd calculator, and where the LBD datapath includes the shifter, the multiplexers, and a g′( )_lbd calculator.

摘要翻译： 一种用于双模低密度奇偶校验（LDPC）解码器的装置，包括边缘随机存取存储器（RAM），先进先出/先进先出（LIFO / FIFO）RAM，信道RAM和并行 数据路径引擎，其中数据路径引擎包括标准置信传播解码（SBD）数据路径和分层置信传播解码（LBD）数据路径，其中SBD数据路径包括移位器，累加器，多路复用器和ag（）_sbd计算器，其中 LBD数据路径包括移位器，多路复用器和ag'（）_lbd计算器。

公开(公告)号：US20050132242A1

公开(公告)日：2005-06-16

申请号：US10983255

申请日：2004-11-04

申请人： Marwan Adas ,  Vijay Sundararajan

发明人： Marwan Adas ,  Vijay Sundararajan

IPC分类号： G06F1/26 ,  G06F1/28 ,  G06F1/30 ,  G06F7/22 ,  G06F17/00

CPC分类号： G06F7/22 ,  Y10S707/99937

摘要： A data processing apparatus simultaneously sorts n input data words into a sorted list of m list entries. The apparatus includes a pre-sorting network sorting the n input data words and a sorting network storing up to m list entries and storing respective input data words into the m list entries. The pre-sorting network includes a set of comparators for each unique pair of input data words, and a set of n multiplexers outputting a selected one of the n input data words, and a decoder circuit controlling the multiplexers responsive to the comparisons. The sorting network includes m basic units storing current list entries ordered from greatest to least. Each cycle the basic units selecting for storage the current list entry, a current list entry of a basic units storing greater list entries or one of the input data words.

摘要翻译： 数据处理装置将n个输入数据字同时分类为m个列表条目的排序列表。 该装置包括排序n个输入数据字的预分类网络和存储多达m个列表条目的分类网络，并将相应的输入数据字存储到m个列表条目中。 预排序网络包括用于每个唯一输入数据字对的一组比较器，以及输出n个输入数据字中选择的一个的一组n个多路复用器，以及响应于比较来控制多路复用器的解码器电路。 排序网络包括存储从最大到最小排列的当前列表条目的m个基本单元。 每个循环选择存储当前列表条目的基本单元，存储更多列表条目或输入数据字之一的基本单元的当前列表条目。