公开(公告)号：US06195360B1

公开(公告)日：2001-02-27

申请号：US08970058

申请日：1997-11-13

申请人： S. Babar Raza ,  M. Magdy Talaat

发明人： S. Babar Raza ,  M. Magdy Talaat

IPC分类号： H04L1228

CPC分类号： H04L12/44 ,  H04L29/06 ,  H04L69/18

摘要： The present invention concerns a method and architecture comprising a first circuit, a second circuit, and a logic circuit coupled to said first and second circuits. The first segment generally comprises a first repeater core configured to operate at one of a plurality of speeds and a first port. The second segment generally comprises a second repeater core configured to operate at one of a plurality of speeds and a second port. A logic circuit may be configured to couple each of the first and second ports to either the first or second repeater core.

公开(公告)号：US6097738A

公开(公告)日：2000-08-01

申请号：US966938

申请日：1997-11-10

申请人： M. Magdy Talaat ,  S. Babar Raza

发明人： M. Magdy Talaat ,  S. Babar Raza

IPC分类号： H04J1/10

CPC分类号： H04L12/413

摘要： A circuit and method comprising a first logic circuit, a second logic circuit and a speed detect circuit. The first logic circuit may be configured to present a global signal in response to a plurality of first speed indication signals. The speed detect circuit may be configured to present a plurality of second speed indication signals in response to an input operating at one of a plurality of speeds. The second logic circuit may be configured to present a plurality of internal speed indication signals, each in response to (i) the global signal and (ii) one of the plurality of the speed indication signals.

摘要翻译： 一种包括第一逻辑电路，第二逻辑电路和速度检测电路的电路和方法。 第一逻辑电路可以被配置为响应于多个第一速度指示信号呈现全局信号。 速度检测电路可以被配置为响应于以多个速度中的一个速度操作的输入来呈现多个第二速度指示信号。 第二逻辑电路可以被配置为响应于（i）全局信号和（ii）多个速度指示信号中的一个，呈现多个内部速度指示信号。

公开(公告)号：US06229811B1

公开(公告)日：2001-05-08

申请号：US09556581

申请日：2000-04-24

申请人： S. Babar Raza ,  M. Magdy Talaat ,  Yun-Che Wang ,  Michael J. Kasper

发明人： S. Babar Raza ,  M. Magdy Talaat ,  Yun-Che Wang ,  Michael J. Kasper

IPC分类号： H04L1228

CPC分类号： H04L49/351 ,  H04L49/40

摘要： The present invention concerns a method and architecture comprising a first circuit, a second circuit, and a logic circuit coupled to said first and second circuits. The first segment generally comprises a first repeater core configured to operate at one of a plurality of speeds and a first port. The second segment generally comprises a second repeater core configured to operate at one of a plurality of speeds and a second port. A logic circuit may be configured to couple each of the first and second ports to either the first or second repeater core.

摘要翻译： 本发明涉及包括耦合到所述第一和第二电路的第一电路，第二电路和逻辑电路的方法和架构。 第一段通常包括被配置为以多个速度中的一个速度操作的第一中继器核和第一端口。 第二段通常包括被配置为以多个速度中的一个速度操作的第二中继器核和第二端口。 逻辑电路可以被配置为将第一和第二端口中的每一个耦合到第一或第二中继器核心。

公开(公告)号：US6115364A

公开(公告)日：2000-09-05

申请号：US976410

申请日：1997-11-21

申请人： M. Magdy Talaat ,  S. Babar Raza

发明人： M. Magdy Talaat ,  S. Babar Raza

IPC分类号： H04L12/46 ,  H04L12/66

CPC分类号： H04L12/462

摘要： A circuit and method comprising a physical layer circuit, a select circuit and a repeater circuit. The physical layer circuit may be configured to present a number of shared signals and a number of individual signals. The select circuit may be configured to connect one or more said first number of shared signals to one of a second number of shared signals, where the second number of shared signals may be less than the first number of shared signals. The repeater circuit may be configured to receive the number of individual signals and the second number of shared signals.

摘要翻译： 一种包括物理层电路，选择电路和中继器电路的电路和方法。 物理层电路可以被配置为呈现多个共享信号和多个单独的信号。 选择电路可以被配置为将一个或多个所述第一数量的共享信号连接到第二数量的共享信号中的一个，其中第二数量的共享信号可以小于第一数量的共享信号。 中继器电路可以被配置为接收各个信号的数量和第二数量的共享信号。

公开(公告)号：US6055241A

公开(公告)日：2000-04-25

申请号：US970059

申请日：1997-11-13

申请人： S. Babar Raza ,  M. Magdy Talaat ,  Yun-Che Wang ,  Michael J. Kasper

发明人： S. Babar Raza ,  M. Magdy Talaat ,  Yun-Che Wang ,  Michael J. Kasper

IPC分类号： H04L12/56 ,  H04L12/413

CPC分类号： H04L49/351 ,  H04L49/40

摘要： The present invention concerns a method and architecture comprising a first circuit, a second circuit, and a logic circuit coupled to said first and second circuits. The first segment generally comprises a first repeater core configured to operate at one of a plurality of speeds and a first port. The second segment generally comprises a second repeater core configured to operate at one of a plurality of speeds and a second port. A logic circuit may be configured to couple each of the first and second ports to either the first or second repeater core.

摘要翻译： 本发明涉及包括耦合到所述第一和第二电路的第一电路，第二电路和逻辑电路的方法和架构。 第一段通常包括被配置为以多个速度中的一个速度操作的第一中继器核和第一端口。 第二段通常包括被配置为以多个速度中的一个速度操作的第二中继器核和第二端口。 逻辑电路可以被配置为将第一和第二端口中的每一个耦合到第一或第二中继器核心。