公开(公告)号：US06433382B1

公开(公告)日：2002-08-13

申请号：US08417537

申请日：1995-04-06

申请人： Marius Orlowski ,  Kuo-Tung Chang ,  Keith E. Witek ,  Jon Fitch

发明人： Marius Orlowski ,  Kuo-Tung Chang ,  Keith E. Witek ,  Jon Fitch

IPC分类号： H01L29788

CPC分类号： H01L29/7885 ,  G11C16/0433 ,  H01L29/42324

摘要： A split-gate EEPROM transistor includes a channel region (22) formed in a vertically disposed semiconductor body (58) and residing intermediate to a drain region (26) and a source region (24). A select gate electrode (28) is horizontally disposed on a semiconductor substrate (20). A floating gate electrode (30) resides adjacent to the channel region (22) and overlies the select gate electrode (28). A control gate electrode (32) resides adjacent to the control gate electrode (30) and also overlies the select gate electrode (28). In operation, the select gate electrode (28) regulates the flow of electrical charge from the source region (24) into the channel region (22), and provides a field plate electrical isolation for adjacent memory cells in an EEPROM array.

摘要翻译： 分闸门EEPROM晶体管包括形成在垂直布置的半导体本体（58）中并且位于中间到漏极区（26）和源极区（24）的沟道区（22）。 选择栅电极（28）水平地设置在半导体衬底（20）上。 浮栅电极（30）位于与沟道区（22）相邻并且覆盖选择栅电极（28）。 控制栅电极（32）位于与控制栅电极（30）相邻并且也覆盖选择栅电极（28）。 在操作中，选择栅极（28）调节从源极区域（24）到沟道区域（22）的电荷流动，并为EEPROM阵列中的相邻存储器单元提供场板电隔离。