公开(公告)号：US08176388B1

公开(公告)日：2012-05-08

申请号：US12142590

申请日：2008-06-19

申请人： Michael Moshe ,  Yosef Solt ,  Amit Avivi ,  Aron Wohlgemuth

发明人： Michael Moshe ,  Yosef Solt ,  Amit Avivi ,  Aron Wohlgemuth

IPC分类号： G11C29/00

CPC分类号： G11C29/52 ,  G06F11/106 ,  G11C8/16 ,  G11C2029/0409

摘要： A data processing system includes a memory configured to store data in a plurality of addressable storage spaces thereof, wherein the memory includes a first data port and a second data port, a first functional block configured to access the memory via the first data port to perform a logic operation, and a second functional block configured to access the memory via the second data port to perform soft error scrubbing in the data stored in the memory.

摘要翻译： 数据处理系统包括被配置为将数据存储在其多个可寻址存储空间中的存储器，其中存储器包括第一数据端口和第二数据端口，第一功能块被配置为经由第一数据端口访问存储器以执行 逻辑操作和第二功能块，被配置为经由第二数据端口访问存储器，以对存储在存储器中的数据执行软错误擦除。

公开(公告)号：US08301745B1

公开(公告)日：2012-10-30

申请号：US12633137

申请日：2009-12-08

申请人： Aron Wohlgemuth ,  Amit Avivi ,  Yuval Cohen

发明人： Aron Wohlgemuth ,  Amit Avivi ,  Yuval Cohen

IPC分类号： G06F15/173 ,  H04L12/28 ,  H04L12/56

CPC分类号： G06F15/17375

摘要： An apparatus includes a network port and a switch management processor. The network port receives packets over a network, where the packets include a management packet and a trigger packet. The switch management processor executes a command in selected management packets received over the network when a trigger pattern generated based on the trigger packet matches a bit pattern stored in memory. The bit pattern is stored in the memory during a predetermined period after the management packet is received. The predetermined period is selected based on a desired security level.

摘要翻译： 一种装置包括网络端口和交换机管理处理器。 网络端口通过网络接收分组，其中分组包括管理分组和触发分组。 当基于触发包生成的触发模式与存储在存储器中的位模式匹配时，交换机管理处理器在通过网络接收的所选管理分组中执行命令。 在接收到管理分组之后的预定时间段期间，位模式被存储在存储器中。 基于期望的安全级别选择预定时段。

公开(公告)号：US07395454B1

公开(公告)日：2008-07-01

申请号：US11028687

申请日：2005-01-04

申请人： Aron Wohlgemuth ,  Amir Gabai ,  Amit Avivi

发明人： Aron Wohlgemuth ,  Amir Gabai ,  Amit Avivi

IPC分类号： G06F11/00

CPC分类号： G06F11/273

摘要： A circuit having a corresponding method comprises one or more circuits each to produce one or more status signals, wherein each of the status signals represents a status of a respective one of the one or more circuits; a memory; a memory controller to store a plurality of samples of the one or more status signals in the memory; a plurality of input/output terminals; an interface in communication with one or more of the input/output terminals; and a debug circuit to transfer the one or more samples of the status signals from the memory to the interface.

摘要翻译： 具有相应方法的电路包括一个或多个电路以产生一个或多个状态信号，其中每个状态信号表示一个或多个电路中的相应一个的状态; 记忆 存储器控制器，用于将所述一个或多个状态信号的多个样本存储在所述存储器中; 多个输入/输出端子; 与所述输入/输出端子中的一个或多个通信的接口; 以及调试电路，用于将状态信号的一个或多个样本从存储器传送到接口。

公开(公告)号：USRE44777E1

公开(公告)日：2014-02-25

申请号：US13558734

申请日：2012-07-26

申请人： Amit Avivi ,  Aron Wohlgemuth

发明人： Amit Avivi ,  Aron Wohlgemuth

IPC分类号： H04K1/00 ,  H04L9/00

CPC分类号： H04L9/065 ,  G06F21/85 ,  H04L9/0894 ,  H04L9/14

摘要： An apparatus having a corresponding method comprises a transmit circuit to transmit data, the transmit circuit comprising a transmit input circuit to input the data, and an address for the data, to the transmit circuit, an encoder to encode the data according to the address for the data, comprising an encode select circuit to select one of a plurality of keys based on the address for the data, and an encoding circuit to encode the data using the key selected by the encode select circuit, and a transmit output circuit to output the encoded data.

摘要翻译： 具有相应方法的装置包括发送电路以发送数据，所述发送电路包括用于输入数据的发送输入电路和数据的地址给发送电路，编码器根据用于 所述数据包括基于所述数据的地址来选择多个键中的一个的编码选择电路，以及使用由所述编码选择电路选择的键对所述数据进行编码的编码电路，以及发送输出电路， 编码数据。

公开(公告)号：US07764792B1

公开(公告)日：2010-07-27

申请号：US11034664

申请日：2005-01-13

申请人： Amit Avivi ,  Aron Wohlgemuth

发明人： Amit Avivi ,  Aron Wohlgemuth

IPC分类号： H04K1/00 ,  H04L9/00

CPC分类号： H04L9/065 ,  G06F21/85 ,  H04L9/0894 ,  H04L9/14

摘要： An apparatus having a corresponding method comprises a transmit circuit to transmit data, the transmit circuit comprising a transmit input circuit to input the data, and an address for the data, to the transmit circuit, an encoder to encode the data according to the address for the data, comprising an encode select circuit to select one of a plurality of keys based on the address for the data, and an encoding circuit to encode the data using the key selected by the encode select circuit, and a transmit output circuit to output the encoded data.

摘要翻译： 具有相应方法的装置包括发送电路以发送数据，所述发送电路包括用于输入数据的发送输入电路和数据的地址给发送电路，编码器根据用于 所述数据包括基于所述数据的地址来选择多个键中的一个的编码选择电路，以及使用由所述编码选择电路选择的键对所述数据进行编码的编码电路，以及发送输出电路， 编码数据。

公开(公告)号：US07644147B1

公开(公告)日：2010-01-05

申请号：US11090418

申请日：2005-03-25

申请人： Aron Wohlgemuth ,  Amit Avivi ,  Yuval Cohen

发明人： Aron Wohlgemuth ,  Amit Avivi ,  Yuval Cohen

IPC分类号： G06F15/173

CPC分类号： G06F15/17375

摘要： An apparatus having a corresponding method comprises a memory; a plurality of ports comprising one or more network ports to send and receive data packets and to receive management packets, wherein each of the management packets comprises one or more commands, and wherein the commands comprise one or more of the group consisting of a command to read data from the memory, and a command to write data to the memory, and a central processing unit (CPU) port to transmit packets addressed to a CPU; a forwarding engine to transfer the data packets between the ports according to a forwarding table stored in the memory; a protocol unit to identify the management packets; and a management unit to execute the commands; wherein the management packets bypass the CPU port.

摘要翻译： 具有相应方法的装置包括存储器; 多个端口，包括一个或多个网络端口以发送和接收数据分组并接收管理分组，其中每个管理分组包括一个或多个命令，并且其中所述命令包括以下组中的一个或多个： 从存储器读取数据，以及向存储器写入数据的命令，以及中央处理单元（CPU）端口，用于传送寻址到CPU的数据包; 转发引擎，根据存储在存储器中的转发表，在端口之间传送数据包; 用于识别管理分组的协议单元; 以及执行命令的管理单元; 其中管理分组绕过CPU端口。

公开(公告)号：US10122735B1

公开(公告)日：2018-11-06

申请号：US13351442

申请日：2012-01-17

申请人： Aron Wohlgemuth

发明人： Aron Wohlgemuth

IPC分类号： H04L29/06 ,  H04L12/801

摘要： In a method for processing packets in one or more network devices, a first packet is received at the one or more network devices, the first packet being associated with a first bypass indicator. Based at least in part on the first bypass indicator, the first packet, a portion of the first packet, or a packet descriptor associated with the first packet is caused to bypass at least a portion of a first packet processing unit among a plurality of processing units of the one or more network devices, each processing unit being configured to perform a packet processing operation, and not to bypass at least a portion of a second packet processing unit among the plurality of processing units of the one or more network devices.

公开(公告)号：US08385374B1

公开(公告)日：2013-02-26

申请号：US12816127

申请日：2010-06-15

申请人： Aron Wohlgemuth

发明人： Aron Wohlgemuth

IPC分类号： H04J3/06

CPC分类号： H04L25/14 ,  H04J3/0697 ,  H04L7/04

摘要： A multilane communication device and methods for using the multilane communication device. In one embodiment, a physical coding sub-layer module comprising includes multiple data transfer lanes in a port of a multi-lane Ethernet switch for transferring blocks of data between devices in the port. The physical coding sub-layer module further includes a synchronization marker generator for generating synchronization markers to be periodically transmitted over the multiple data transfer lanes. The physical coding sub-layer module further includes a data marker module configured to generate at least two data marker blocks from a respective portion of a synchronization marker and a respective portion of a block of data, and to provide the at least two data marker blocks to respective first and second ones of the multiple of data transfer lanes.

摘要翻译： 一种多平面通信装置及其使用方法。 在一个实施例中，物理编码子层模块包括在多通道以太网交换机的端口中包括多个数据传输通道，用于在端口中的设备之间传送数据块。 物理编码子层模块还包括同步标记生成器，用于生成将通过多个数据传送通道周期性发送的同步标记。 物理编码子层模块还包括数据标记模块，其被配置为从同步标记的相应部分和数据块的相应部分生成至少两个数据标记块，并且提供至少两个数据标记块 到多个数据传输通道中的第一和第二个。

公开(公告)号：US09159420B1

公开(公告)日：2015-10-13

申请号：US13584864

申请日：2012-08-14

申请人： Aron Wohlgemuth

发明人： Aron Wohlgemuth

IPC分类号： G11C15/00 ,  G11C15/04

CPC分类号： G11C15/00 ,  G11C15/04

摘要： Systems and methods are provided for a content addressable memory. A system includes a common memory module configured to store a plurality of entries, ones of the entries being defined by a string of bits. A first parallel compare logic unit is configured to compare a first lookup key against a plurality of entries stored in the memory module in a first memory operation cycle and to output a match indication indicating a match between the first lookup key and the string of bits of an entry from among the plurality of entries. A second parallel compare logic unit is configured to compare, in the first memory operation cycle, a second lookup key against the plurality of entries stored in the memory module and to output a match indication indicating a match between the second lookup key and the string of bits of an entry from among the plurality of entries.

摘要翻译： 为内容可寻址存储器提供系统和方法。 一种系统包括被配置为存储多个条目的公共存储器模块，其中一个条目由位串定义。 第一并行比较逻辑单元被配置为在第一存储器操作周期中将第一查找密钥与存储在存储器模块中的多个条目进行比较，并且输出表示第一查找密钥和第一查找密钥与第 来自多个条目中的条目。 第二并行比较逻辑单元被配置为在第一存储器操作周期中比较存储在存储器模块中的多个条目的第二查找密钥，并输出表示第二查找密钥和第二查找密钥串之间的匹配的匹配指示 从多个条目中的条目的位。