公开(公告)号：US06631447B1

公开(公告)日：2003-10-07

申请号：US08824411

申请日：1997-03-26

申请人： Michio Morioka ,  Kenichi Kurosawa ,  Tetsuaki Nakamikawa ,  Sakoh Ishikawa

发明人： Michio Morioka ,  Kenichi Kurosawa ,  Tetsuaki Nakamikawa ,  Sakoh Ishikawa

IPC分类号： G06F1208

CPC分类号： G06F12/0815 ,  G06F12/0813 ,  G06F12/0826 ,  G06F12/1027 ,  G06F2212/2542

摘要： To provide a large scale multiprocessor system capable of executing an area limited cache coherency control implementing a high speed operation while substantially reducing the amount of processor-to-processor communications there is provided a translation lookaside buffer which retains cache coherency attribute information defining a limitable cache coherent area to maintain data consistency among caches, and a processor memory interface unit includes a cache coherency control which identifies whether cache coherency is required only within a particular cluster of processors or is required for every one of the cache memories in every one of the clusters throughout the system, on the basis of the contents of the cache coherency attribute information. Further, in another version of large scale multiprocessor system, each cluster may be provided with an export directory which registers an identifier of data whose copy is cached in cache memories in other clusters. Thereby, latency in cache coherency procedures can be reduced greatly, since a cache coherent area can be limited in dependence on various characteristics of data. Further, it is also possible to greatly reduce inter-cluster communication quantities, since it is no longer necessary to broadcast to all processors in the system upon every occasion of a memory read/write.

摘要翻译： 为了提供能够执行高速操作的区域限制的高速缓存一致性控制的大规模多处理器系统，同时基本上减少了处理器到处理器通信的数量，提供了一种翻译后备缓冲器，其保存定义可限制的高速缓存的高速缓存一致性属性信息 相干区域以保持高速缓存之间的数据一致性，并且处理器存储器接口单元包括高速缓存一致性控制，其识别高速缓存一致性是仅在特定的处理器群集中是否需要，或者是每个群集中的每一个高速缓冲存储器都需要 在整个系统中，基于缓存一致性属性信息的内容。 此外，在大规模多处理器系统的另一版本中，每个集群可以被提供有导出目录，其将其副本的高速缓冲存储器中的数据的标识符注册到其他集群中。 因此，可以大大降低高速缓存一致性过程中的等待时间，因为可以根据数据的各种特性来限制高速缓存相干区域。 此外，由于在存储器读/写的每个场合不再需要向系统中的所有处理器广播，因此也可以大大减少群间间通信量。

公开(公告)号：US5278457A

公开(公告)日：1994-01-11

申请号：US901149

申请日：1992-06-19

申请人： Yuzuru Fujita ,  Seiichi Kawashima ,  Bunichi Fujita ,  Sakoh Ishikawa ,  Noboru Masuda

发明人： Yuzuru Fujita ,  Seiichi Kawashima ,  Bunichi Fujita ,  Sakoh Ishikawa ,  Noboru Masuda

IPC分类号： G06F1/08 ,  G06F1/10 ,  A03K5/15

CPC分类号： G06F1/10 ,  G06F1/08

摘要： The invention relates to method and apparatus for adjusting a clock signal which is supplied to an electronic apparatus. After the turn-on of a power source of the electronic apparatus, it is detected that a temperature of at least a part of devices in the electronic apparatus substantially reaches a saturation state. When the temperature of the device reaches the saturation state, a phase adjustment of the clock signal of the electronic apparatus is executed. After completion of the phase adjustment of the clock signal, its adjusting state is fixed.

摘要翻译： 本发明涉及一种用于调整提供给电子设备的时钟信号的方法和装置。 在电子设备的电源的接通之后，检测到电子设备中的至少一部分设备的温度基本上达到饱和状态。 当器件的温度达到饱和状态时，执行电子设备的时钟信号的相位调整。 在时钟信号的相位调整完成​​后，其调整状态是固定的。