公开(公告)号：US07555678B2

公开(公告)日：2009-06-30

申请号：US11277349

申请日：2006-03-23

申请人： Ming-Shiang Lai ,  Yung-Chun Lei

发明人： Ming-Shiang Lai ,  Yung-Chun Lei

IPC分类号： G06F11/00

CPC分类号： G06F9/4406 ,  G06F9/4403 ,  G06F9/44573 ,  G06F11/1417 ,  G06F11/1658

摘要： A booting system is disclosed for booting from a non-XIP memory utilizing a boot engine that does not have ECC capabilities during booting. The booting system includes: a non-XIP memory for storing a boot loader code and a plurality of operation system (OS) images, wherein the OS images in the non-XIP memory correspond to a same source image; an XIP memory for storing a shadowed boot loader code and OS images; a Central Processing Unit (CPU) for executing the OS images stored in the XIP memory; a code shadowing module for performing error detection checking on the OS images in the non-XIP memory and shadowing the boot loader code and OS images to the XIP memory; and a non-XIP interface for enabling the boot engine to access the non-XIP memory.

摘要翻译： 公开了一种引导系统，用于使用在引导期间不具有ECC能力的引导引擎从非XIP存储器引导。 引导系统包括：用于存储引导加载程序代码和多个操作系统（OS）图像的非XIP存储器，其中非XIP存储器中的OS图像对应于相同的源图像; 用于存储被遮罩的引导加载器代码和OS映像的XIP存储器; 用于执行存储在XIP存储器中的OS图像的中央处理单元（CPU）; 代码阴影模块，用于对非XIP存储器中的OS映像执行错误检测检查，并将引导加载程序代码和OS映像映射到XIP存储器; 以及用于使引导引擎访问非XIP存储器的非XIP接口。

公开(公告)号：US20070226548A1

公开(公告)日：2007-09-27

申请号：US11277349

申请日：2006-03-23

申请人： Ming-Shiang Lai ,  Yung-Chun Lei

发明人： Ming-Shiang Lai ,  Yung-Chun Lei

IPC分类号： G06F11/00

CPC分类号： G06F9/4406 ,  G06F9/4403 ,  G06F9/44573 ,  G06F11/1417 ,  G06F11/1658

摘要： A booting system is disclosed for booting from a non-XIP memory utilizing a boot engine that does not have ECC capabilities during booting. The booting system includes: a non-XIP memory for storing a boot loader code and a plurality of operation system (OS) images, wherein the OS images in the non-XIP memory correspond to a same source image; an XIP memory for storing a shadowed boot loader code and OS images; a Central Processing Unit (CPU) for executing the OS images stored in the XIP memory; a code shadowing module for performing error detection checking on the OS images in the non-XIP memory and shadowing the boot loader code and OS images to the XIP memory; and a non-XIP interface for enabling the boot engine to access the non-XIP memory.

摘要翻译： 公开了一种引导系统，用于使用在引导期间不具有ECC能力的引导引擎从非XIP存储器引导。 引导系统包括：用于存储引导加载程序代码和多个操作系统（OS）图像的非XIP存储器，其中非XIP存储器中的OS图像对应于相同的源图像; 用于存储被遮罩的引导加载器代码和OS映像的XIP存储器; 用于执行存储在XIP存储器中的OS图像的中央处理单元（CPU）; 代码阴影模块，用于对非XIP存储器中的OS映像执行错误检测检查，并将引导加载程序代码和OS映像映射到XIP存储器; 以及用于使引导引擎访问非XIP存储器的非XIP接口。

公开(公告)号：US08996784B2

公开(公告)日：2015-03-31

申请号：US12778216

申请日：2010-05-12

申请人： Chung-Hung Tsai ,  Ming-Shiang Lai

发明人： Chung-Hung Tsai ,  Ming-Shiang Lai

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G06F12/08

CPC分类号： G06F12/0862 ,  G06F2212/1004 ,  G06F2212/1016 ,  G06F2212/2022 ,  G06F2212/6022

摘要： The invention relates to a command controller and a prefetch buffer, and in particular, to a command controller and a prefetch buffer for accessing a serial flash in an embedded system. An embedded system comprises a serial flash, a processor, a plurality of access devices, and a prefetch buffer. The processor and the plurality of access devices send various commands to read data from or write data to the serial flash. The prefetch buffer temporarily stores a predetermined amount of data before data being read from or written to the serial flash.

摘要翻译： 本发明涉及一种命令控制器和预取缓冲器，特别涉及用于访问嵌入式系统中的串行闪存的命令控制器和预取缓冲器。 嵌入式系统包括串行闪存，处理器，多个访问设备以及预取缓冲器。 处理器和多个访问设备发送各种命令以从串行闪存读取数据或向串行闪存写入数据。 预取缓冲器在从串行闪存读取或写入数据之前临时存储预定量的数据。

公开(公告)号：US20070226442A1

公开(公告)日：2007-09-27

申请号：US11385172

申请日：2006-03-21

申请人： Ming-Shiang Lai ,  Chung-Hung Tsai

发明人： Ming-Shiang Lai ,  Chung-Hung Tsai

IPC分类号： G06F13/00 ,  G06F12/00

CPC分类号： G06F13/4291

摘要： The invention relates to an embedded system, and in particular, to an embedded system capable of compensating setup time violation. An embedded system comprises a serial flash and an access circuit. The serial flash further comprises an input pin and an output pin. The access circuit further comprises a processor, a shift register, a serial flash controller, and a time compensator. The input pin receives an adjusted input signal and the output pin sends an output signal. The processor controls the operation of the access circuit. The serial flash controller enables an operational clock of the access circuit. The time compensator compensates a timing of the output signal by referring to the operational clock. The shift register converts data in parallel form to serial form.

摘要翻译： 本发明涉及一种嵌入式系统，特别涉及能够补偿建立时间违规的嵌入式系统。 嵌入式系统包括串行闪存和访问电路。 串行闪存还包括输入引脚和输出引脚。 访问电路还包括处理器，移位寄存器，串行闪存控制器和时间补偿器。 输入引脚接收调整后的输入信号，输出引脚发送输出信号。 处理器控制访问电路的操作。 串行闪存控制器启用访问电路的操作时钟。 时间补偿器通过参考操作时钟来补偿输出信号的定时。 移位寄存器将数据以并行形式转换为串行形式。

公开(公告)号：US08065563B2

公开(公告)日：2011-11-22

申请号：US12470487

申请日：2009-05-22

申请人： Ming-Shiang Lai

发明人： Ming-Shiang Lai

IPC分类号： G06F11/00

CPC分类号： G06F9/4401 ,  G06F9/44573 ,  G06F11/1417 ,  G06F11/1666

摘要： A booting system includes: a non-XIP memory, for storing a plurality of booting images, wherein the booting images comprise a source image and a plurality of duplicates of the source image; an XIP memory, coupled to the non-XIP memory; and a code shadowing module, coupled to the non-XIP memory and the XIP memory, for shadowing a specific booting image to the XIP memory if no errors are detected when carrying out error detection (EDC) checking on the specific booting image; wherein if at least a specific part of a booting image does not pass EDC checking, the code shadowing module shadows error-free parts of the booting image to the XIP memory, carries out EDC checking on at least a duplicate of the specific part, and then shadows an error-free part corresponding to the specific part to the XIP memory.

摘要翻译： 引导系统包括：非XIP存储器，用于存储多个启动图像，其中引导图像包括源图像和源图像的多个重复; 耦合到非XIP存储器的XIP存储器; 以及耦合到非XIP存储器和XIP存储器的代码阴影模块，用于在对特定引导映像进行错误检测（EDC）检查时没有检测到错误时将特定引导映像遮蔽到XIP存储器; 其中如果引导图像的至少特定部分没有通过EDC检查，则代码阴影模块将引导图像的无错误部分影响到XIP存储器，对至少特定部分的副本执行EDC检查，以及 然后将对应于XIP存储器的特定部分的无错误部分影像。

公开(公告)号：US20100235570A1

公开(公告)日：2010-09-16

申请号：US12778216

申请日：2010-05-12

申请人： Chung-Hung Tsai ,  Ming-Shiang Lai

发明人： Chung-Hung Tsai ,  Ming-Shiang Lai

IPC分类号： G06F12/02 ,  G06F12/00

CPC分类号： G06F12/0862 ,  G06F2212/1004 ,  G06F2212/1016 ,  G06F2212/2022 ,  G06F2212/6022

摘要： The invention relates to a command controller and a prefetch buffer, and in particular, to a command controller and a prefetch buffer for accessing a serial flash in an embedded system. An embedded system comprises a serial flash, a processor, a plurality of access devices, and a prefetch buffer. The processor and the plurality of access devices send various commands to read data from or write data to the serial flash. The prefetch buffer temporarily stores a predetermined amount of data before data being read from or written to the serial flash.

摘要翻译： 本发明涉及一种命令控制器和预取缓冲器，特别涉及用于访问嵌入式系统中的串行闪存的命令控制器和预取缓冲器。 嵌入式系统包括串行闪存，处理器，多个访问设备以及预取缓冲器。 处理器和多个访问设备发送各种命令以从串行闪存读取数据或向串行闪存写入数据。 预取缓冲器在从串行闪存读取或写入数据之前临时存储预定量的数据。

公开(公告)号：US20120324152A1

公开(公告)日：2012-12-20

申请号：US13593524

申请日：2012-08-24

申请人： Ming-Shiang Lai ,  Chung-Hung Tsai

发明人： Ming-Shiang Lai ,  Chung-Hung Tsai

IPC分类号： G06F12/02

CPC分类号： G06F13/1673

摘要： A memory controller for accessing a serial Flash memory is disclosed. The memory controller includes a logic circuit; a bi-directional buffer, coupled to the logic circuit, for selectively reversing the direction of data flow according to a control signal generated from the logic circuit, the bi-directional buffer comprising: an input port, coupled to a data output port of the logic circuit; a control port, coupled to the logic circuit, for receiving the control signal; and an output port, coupled to a data input port of the logic circuit, the output port being utilized for coupling both an input data port and an output data port of the serial Flash memory.

摘要翻译： 公开了一种用于访问串行闪存的存储器控​​制器。 存储器控制器包括逻辑电路; 耦合到逻辑电路的双向缓冲器，用于根据从逻辑电路产生的控制信号选择性地反转数据流的方向，所述双向缓冲器包括：输入端口，耦合到所述逻辑电路的数据输出端口 逻辑电路; 耦合到所述逻辑电路的用于接收所述控制信号的控制端口; 以及耦合到逻辑电路的数据输入端口的输出端口，所述输出端口用于耦合串行闪存的输入数据端口和输出数据端口。

公开(公告)号：US07743202B2

公开(公告)日：2010-06-22

申请号：US11371423

申请日：2006-03-09

申请人： Chung-Hung Tsai ,  Ming-Shiang Lai

发明人： Chung-Hung Tsai ,  Ming-Shiang Lai

IPC分类号： G06F12/00

CPC分类号： G06F12/0862 ,  G06F2212/1004 ,  G06F2212/1016 ,  G06F2212/2022 ,  G06F2212/6022

摘要： The invention relates to a command controller and a prefetch buffer, and in particular, to a command controller and a prefetch buffer for accessing a serial flash in an embedded system. An embedded system comprises a serial flash, a processor, a plurality of access devices, and a prefetch buffer. The processor and the plurality of access devices send various commands to read data from or write data to the serial flash. The prefetch buffer temporarily stores a predetermined amount of data before data being read from or written to the serial flash.

摘要翻译： 本发明涉及一种命令控制器和预取缓冲器，特别涉及用于访问嵌入式系统中的串行闪存的命令控制器和预取缓冲器。 嵌入式系统包括串行闪存，处理器，多个访问设备以及预取缓冲器。 处理器和多个访问设备发送各种命令以从串行闪存读取数据或向串行闪存写入数据。 预取缓冲器在从串行闪存读取或写入数据之前临时存储预定量的数据。

公开(公告)号：US20090235125A1

公开(公告)日：2009-09-17

申请号：US12470487

申请日：2009-05-22

申请人： Ming-Shiang Lai

发明人： Ming-Shiang Lai

IPC分类号： G06F11/14 ,  G06F11/07 ,  G06F15/177 ,  G06F12/00 ,  G06F12/02

CPC分类号： G06F9/4401 ,  G06F9/44573 ,  G06F11/1417 ,  G06F11/1666

摘要： A booting system includes: a non-XIP memory, for storing a plurality of booting images, wherein the booting images comprise a source image and a plurality of duplicates of the source image; an XIP memory, coupled to the non-XIP memory; and a code shadowing module, coupled to the non-XIP memory and the XIP memory, for shadowing a specific booting image to the XIP memory if no errors are detected when carrying out error detection (EDC) checking on the specific booting image; wherein if at least a specific part of a booting image does not pass EDC checking, the code shadowing module shadows error-free parts of the booting image to the XIP memory, carries out EDC checking on at least a duplicate of the specific part, and then shadows an error-free part corresponding to the specific part to the XIP memory.

摘要翻译： 引导系统包括：非XIP存储器，用于存储多个启动图像，其中引导图像包括源图像和源图像的多个重复; 耦合到非XIP存储器的XIP存储器; 以及耦合到非XIP存储器和XIP存储器的代码阴影模块，用于在对特定引导映像进行错误检测（EDC）检查时没有检测到错误时将特定引导映像遮蔽到XIP存储器; 其中如果引导图像的至少特定部分没有通过EDC检查，则代码阴影模块将引导图像的无错误部分影响到XIP存储器，对至少特定部分的副本执行EDC检查，以及 然后将对应于XIP存储器的特定部分的无错误部分影像。

公开(公告)号：US20080235412A1

公开(公告)日：2008-09-25

申请号：US12125068

申请日：2008-05-22

申请人： Ming-Shiang Lai ,  Chung-Hung Tsai

发明人： Ming-Shiang Lai ,  Chung-Hung Tsai

IPC分类号： G06F13/00

CPC分类号： G06F13/1673

摘要： A memory controller for accessing a serial Flash memory is disclosed. The memory controller includes a logic circuit; a bi-directional buffer, coupled to the logic circuit, for selectively reversing the direction of data flow according to a control signal generated from the logic circuit, the bi-directional buffer comprising: an input port, coupled to a data output port of the logic circuit; a control port, coupled to the logic circuit, for receiving the control signal; and an output port, coupled to a data input port of the logic circuit, the output port being utilized for coupling both an input data port and an output data port of the serial Flash memory.

摘要翻译： 公开了一种用于访问串行闪存的存储器控​​制器。 存储器控制器包括逻辑电路; 耦合到逻辑电路的双向缓冲器，用于根据从逻辑电路产生的控制信号选择性地反转数据流的方向，所述双向缓冲器包括：输入端口，耦合到所述逻辑电路的数据输出端口 逻辑电路; 耦合到所述逻辑电路的用于接收所述控制信号的控制端口; 以及耦合到逻辑电路的数据输入端口的输出端口，所述输出端口用于耦合串行闪存的输入数据端口和输出数据端口。