-
公开(公告)号：US20050091547A1
公开(公告)日：2005-04-28
申请号：US10811913
申请日：2004-03-30
申请人： Paul Hanrieder , Marc Graves , Ken Hambly
发明人： Paul Hanrieder , Marc Graves , Ken Hambly
摘要： A high speed non-volatile electronic memory configuration and method is disclosed. In one particular exemplary embodiment, the high speed non-volatile electronic memory configuration may be realized comprising a high speed volatile memory, a non-volatile memory coupled to the high speed volatile memory, a controller coupled to the high speed volatile memory and the non-volatile memory, and a power level detector that detects when power is above a particular minimum operating voltage level. The controller monitors data storage changes made within the high speed volatile memory and controls the transfer of stored data from the high speed volatile memory to the non-volatile memory, and vice-versa, when power is above the particular minimum operating voltage level.
摘要翻译： 公开了一种高速非易失性电子存储器配置和方法。 在一个特定的示例性实施例中，可以实现高速非易失性电子存储器配置，其包括高速易失性存储器，耦合到高速易失性存储器的非易失性存储器，耦合到高速易失性存储器的控制器和非易失性存储器， 以及功率电平检测器，用于检测功率高于特定的最低工作电压电平。 控制器监视在高速易失性存储器内进行的数据存储改变，并且当电力高于特定的最低工作电压电平时控制从高速易失性存储器向非易失性存储器传送所存储的数据，反之亦然。
-
公开(公告)号：US20050058271A1
公开(公告)日：2005-03-17
申请号：US10883467
申请日：2004-07-01
申请人： Paul Hanrieder , William Sung , Kevin Golka , Steven Rhodes , Richard Martin , Jeffrey McIntosh
发明人： Paul Hanrieder , William Sung , Kevin Golka , Steven Rhodes , Richard Martin , Jeffrey McIntosh
CPC分类号： H04Q3/62 , H04Q2213/13034 , H04Q2213/1309 , H04Q2213/13096 , H04Q2213/13202 , H04Q2213/1322
摘要： An auxiliary connection mechanism for allowing a Digital Switching System (DSS) to share an analog line with an analog device (via an auxiliary device port) is disclosed. The auxiliary connection mechanism includes a pair of relays for releasably connecting the auxiliary device port and the DSS to the analog line. When the analog line is idle, both the analog device and the DSS are connected to the line in ordre to receive incoming calls on the analog line. However, once one of the devices (either the analog device or the DSS) uses the line, the other device should not access the line. A busy line detect circuit is included to detect whether a device is using the line.
摘要翻译： 公开了一种用于允许数字交换系统（DSS）与模拟设备（经由辅助设备端口）共享模拟线路的辅助连接机构。 辅助连接机构包括用于将辅助设备端口和DSS可释放地连接到模拟线路的一对继电器。 当模拟线路空闲时，模拟设备和DSS都连接到线路，以在模拟线路上接收来电。 但是，一旦设备（模拟设备或DSS）中的一个使用该线路，其他设备就不应该访问该线路。 包括忙线检测电路以检测设备是否正在使用线路。
-
公开(公告)号：US07315951B2
公开(公告)日：2008-01-01
申请号：US10811913
申请日：2004-03-30
申请人： Paul Hanrieder , Marc L. Graves , Ken R. M. Hambly
发明人： Paul Hanrieder , Marc L. Graves , Ken R. M. Hambly
摘要： A high speed non-volatile electronic memory configuration and method is disclosed. In one particular exemplary embodiment, the high speed non-volatile electronic memory configuration may be realized comprising a high speed volatile memory, a non-volatile memory coupled to the high speed volatile memory, a controller coupled to the high speed volatile memory and the non-volatile memory, and a power level detector that detects when power is above a particular minimum operating voltage level. The controller monitors data storage changes made within the high speed volatile memory and controls the transfer of stored data from the high speed volatile memory to the non-volatile memory, and vice-versa, when power is above the particular minimum operating voltage level.
摘要翻译： 公开了一种高速非易失性电子存储器配置和方法。 在一个特定的示例性实施例中，可以实现高速非易失性电子存储器配置，其包括高速易失性存储器，耦合到高速易失性存储器的非易失性存储器，耦合到高速易失性存储器的控制器和非易失性存储器， 以及功率电平检测器，用于检测功率高于特定的最低工作电压电平。 控制器监视在高速易失性存储器内进行的数据存储改变，并且当电力高于特定的最低工作电压电平时控制从高速易失性存储器向非易失性存储器传送所存储的数据，反之亦然。
-
-
搜索结果
3 条记录 (耗时 0.013 秒)
