公开(公告)号：US07910448B2

公开(公告)日：2011-03-22

申请号：US10586810

申请日：2005-01-22

申请人： Philippe Meunier-Beillard ,  Petrus Magnee

发明人： Philippe Meunier-Beillard ,  Petrus Magnee

IPC分类号： H01L21/331

CPC分类号： H01L29/66287 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/0804

摘要： Fabrication of a mono-crystalline emitter using a combination of selective and differential growth modes. The steps include providing a trench (14) formed on a silicon substrate (16) having opposed silicon oxide side walls (12); selectively growing a highly doped mono-crystalline layer (18) on the silicon substrate in the trench; and non-selectively growing a silicon layer (20) over the trench in order to form an amorphous polysilicon layer over the silicon oxide sidewalls.

摘要翻译： 使用选择和差异生长模式的组合制造单晶发射体。 这些步骤包括提供形成在具有相对的氧化硅侧壁（12）的硅衬底（16）上的沟槽（14）; 在沟槽中的硅衬底上选择性地生长高掺杂单晶层（18）; 以及在沟槽上非选择性地生长硅层（20），以在氧化硅侧壁上形成非晶态多晶硅层。

公开(公告)号：US20090075447A1

公开(公告)日：2009-03-19

申请号：US10586810

申请日：2005-01-22

申请人： Philippe Meunier-Beillard ,  Petrus Magnee

发明人： Philippe Meunier-Beillard ,  Petrus Magnee

IPC分类号： H01L21/331

CPC分类号： H01L29/66287 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/0804

摘要： Fabrication of a mono-crystalline emitter using a combination of selective and differential growth modes. The steps include providing a trench (14) formed on a silicon substrate (16) having opposed silicon oxide side walls (12); selectively growing a highly doped mono-crystalline layer (18) on the silicon substrate in the trench; and non-selectively growing a silicon layer (20) over the trench in order to form an amorphous polysilicon layer over the silicon oxide sidewalls.

摘要翻译： 使用选择和差异生长模式的组合制造单晶发射体。 这些步骤包括提供形成在具有相对的氧化硅侧壁（12）的硅衬底（16）上的沟槽（14）; 在沟槽中的硅衬底上选择性地生长高掺杂单晶层（18）; 以及在沟槽上非选择性地生长硅层（20），以在氧化硅侧壁上形成非晶态多晶硅层。

公开(公告)号：US20050218399A1

公开(公告)日：2005-10-06

申请号：US10515763

申请日：2003-05-27

申请人： Petrus Magnee ,  Johannes Josephus Donkers

发明人： Petrus Magnee ,  Johannes Josephus Donkers

IPC分类号： H01L21/331 ,  H01L29/732 ,  H01L29/737 ,  H01L29/06 ,  H01L21/8222 ,  H01L27/082 ,  H01L27/102 ,  H01L29/70 ,  H01L31/0328 ,  H01L31/0336 ,  H01L31/072 ,  H01L31/109 ,  H01L31/11 ,  H01L31/117

CPC分类号： H01L29/66242

摘要： The present invention provides for a method of fabricating a semiconductor device comprising a non-selectively grown SiGe(C) heterojunction bipolar transistor including the steps of forming an insulating layer (12, 40) on a substrate and providing a layer structure including a conductive layer (14, 42) on the insulating layer (12, 40), etching a transistor area opening (12, 44) through the conductive layer (14, 42), depositing a SiGe base layer (24, 46) on the inner wall of the transistor area opening (22, 44) and forming an insulator (32, 52) on an upper surface so as to fill the transistor area opening wherein prior to the filling step, a nitride layer (30, 50) is formed as an inner layer of the transistor area opening (22, 44).

摘要翻译： 本发明提供一种制造半导体器件的方法，该半导体器件包括非选择性生长的SiGe（C）异质结双极晶体管，包括以下步骤：在衬底上形成绝缘层（12,40），并提供包括导电层 （14,42），通过所述导电层（14,42）蚀刻晶体管区域开口（12,44），在所述绝缘层（12,40）的内壁上沉积SiGe基底层（24,46） 所述晶体管区域开口（22,44）并且在上表面上形成绝缘体（32,52）以便填充晶体管区域开口，其中在填充步骤之前，将氮化物层（30,50）形成为内部 晶体管区域开口（22,44）的层。