公开(公告)号：US07710994B1

公开(公告)日：2010-05-04

申请号：US11854001

申请日：2007-09-12

申请人： Pradeep Sindhu ,  Debashis Basu ,  Pankaj Patel ,  Raymond Lim ,  Avanindra Godbole ,  Tatao Chuang ,  Chi-Chung K. Chen ,  Jeffrey G. Libby ,  Dennis Fersuson ,  Philippe Lacroute ,  Gerald Cheung

发明人： Pradeep Sindhu ,  Debashis Basu ,  Pankaj Patel ,  Raymond Lim ,  Avanindra Godbole ,  Tatao Chuang ,  Chi-Chung K. Chen ,  Jeffrey G. Libby ,  Dennis Fersuson ,  Philippe Lacroute ,  Gerald Cheung

IPC分类号： H04J3/26

CPC分类号： H04L12/4633 ,  H04L12/66

摘要： A network device constructs a notification corresponding to a received multicast data unit, where the notification includes administrative data associated with the multicast data unit that does not include a payload of the multicast data unit. The network device replicates the notification at least three different processing elements at different locations in a processing path of the network device to produce multiple replicated data items and produces a copy of the multicast data unit for each of replicated notifications. The network device forwards each copy of the multicast data unit towards a multicast destination.

摘要翻译： 网络设备构建对应于所接收的多播数据单元的通知，其中通知包括与不包括多播数据单元的有效载荷的多播数据单元相关联的管理数据。 网络设备在网络设备的处理路径中的不同位置处至少复制三个不同的处理元件，以产生多个复制数据项，并为每个复制的通知产生多播数据单元的副本。 网络设备将组播数据单元的每个副本转发到组播目的地。

公开(公告)号：US07289503B1

公开(公告)日：2007-10-30

申请号：US10206999

申请日：2002-07-30

申请人： Pradeep Sindhu ,  Debashis Basu ,  Pankaj Patel ,  Raymond Lim ,  Avanindra Godbole ,  Tatao Chuang ,  Chi-Chung K. Chen ,  Jeffrey G. Libby ,  Dennis Ferguson ,  Philippe Lacroute ,  Gerald Cheung

发明人： Pradeep Sindhu ,  Debashis Basu ,  Pankaj Patel ,  Raymond Lim ,  Avanindra Godbole ,  Tatao Chuang ,  Chi-Chung K. Chen ,  Jeffrey G. Libby ,  Dennis Ferguson ,  Philippe Lacroute ,  Gerald Cheung

IPC分类号： H04L12/28

CPC分类号： H04L12/4633 ,  H04L12/66

摘要： A network device includes an interface and packet processing logic. The interface receives a multicast packet. The packet processing logic determines identifier data corresponding to the received multicast packet and replicates the identifier data to multiple outgoing packet forward engines at a first point in a processing path. The packet processing logic further replicates the identifier data to multiple data streams at a second point in the processing path and replicates the identifier data to multiple logical interfaces in the same stream at a third point in the processing path.

摘要翻译： 网络设备包括接口和分组处理逻辑。 接口收到组播报文。 分组处理逻辑确定与所接收的多播分组相对应的标识符数据，并且在处理路径的第一点将标识符数据复制到多个输出分组转发引擎。 分组处理逻辑还将标识符数据复制到处理路径中的第二点处的多个数据流，并且在处理路径中的第三点将标识符数据复制到同一流中的多个逻辑接口。

公开(公告)号：US08233496B2

公开(公告)日：2012-07-31

申请号：US12723172

申请日：2010-03-12

申请人： Pradeep Sindhu ,  Debashis Basu ,  Pankaj Patel ,  Raymond Lim ,  Avanindra Godbole ,  Tatao Chuang ,  Chi-Chung K. Chen ,  Jeffrey G. Libby ,  Dennis Ferguson ,  Philippe Lacroute ,  Gerald Cheung

发明人： Pradeep Sindhu ,  Debashis Basu ,  Pankaj Patel ,  Raymond Lim ,  Avanindra Godbole ,  Tatao Chuang ,  Chi-Chung K. Chen ,  Jeffrey G. Libby ,  Dennis Ferguson ,  Philippe Lacroute ,  Gerald Cheung

IPC分类号： H04J3/26

CPC分类号： H04L12/4633 ,  H04L12/66

摘要： A network device constructs a notification corresponding to a received multicast data unit, where the notification includes administrative data associated with the multicast data unit that does not include a payload of the multicast data unit. The network device replicates the notification at least three different processing elements at different locations in a processing path of the network device to produce multiple replicated data items and produces a copy of the multicast data unit for each of replicated notifications. The network device forwards each copy of the multicast data unit towards a multicast destination.

摘要翻译： 网络设备构建对应于所接收的多播数据单元的通知，其中通知包括与不包括多播数据单元的有效载荷的多播数据单元相关联的管理数据。 网络设备在网络设备的处理路径中的不同位置处至少复制三个不同的处理元件，以产生多个复制数据项，并为每个复制的通知产生多播数据单元的副本。 网络设备将组播数据单元的每个副本转发到组播目的地。

公开(公告)号：US07859999B1

公开(公告)日：2010-12-28

申请号：US11858323

申请日：2007-09-20

申请人： Debashis Basu ,  Avanindra Godbole ,  Raymond M. Lim ,  Jeffrey G. Libby

发明人： Debashis Basu ,  Avanindra Godbole ,  Raymond M. Lim ,  Jeffrey G. Libby

IPC分类号： H04L12/26 ,  H04L12/56 ,  H04J3/24

CPC分类号： H04L12/1886 ,  H04L47/10 ,  H04L47/125 ,  H04L47/36

摘要： A system for multicasting a packet of data to a single data stream is provided. The system may determine a size of the packet and may send a single copy of the packet if the size of the packet exceeds a threshold value. A number of copies of the packet yet to be multicast may be ascertained if the size of the packet of data does not exceed the threshold value. Copies of the packet may be transmitted based on the number of copies of the packet yet to be multicast.

摘要翻译： 提供了将数据分组多播到单个数据流的系统。 系统可以确定分组的大小，并且如果分组的大小超过阈值，则可以发送分组的单个副本。 如果数据包的大小不超过阈值，则可以确定要组播的分组的多个副本。 可以基于尚未组播的分组的份数来发送分组的副本。

公开(公告)号：US08520675B1

公开(公告)日：2013-08-27

申请号：US12343276

申请日：2008-12-23

申请人： Jean-Marc Frailong ,  Jeffrey G. Libby ,  Anurag P. Gupta ,  John Keen ,  Rajesh Nair ,  Avanindra Godbole ,  Sharada Yeluri

发明人： Jean-Marc Frailong ,  Jeffrey G. Libby ,  Anurag P. Gupta ,  John Keen ,  Rajesh Nair ,  Avanindra Godbole ,  Sharada Yeluri

IPC分类号： H04L12/28 ,  H04L12/56

CPC分类号： H04L45/56 ,  H04L45/16 ,  H04L49/10 ,  H04L49/90

摘要： Methods and systems consistent with the present invention provide efficient packet replication in a router in order to multicast a stream of data. Packets are replicated and processed in a multithreaded environment. Embodiments consistent with the present invention implement a two-stage process for packet replication. The first stage thread will recirculate the packet to multiple second-stage threads. These second-stage threads will then create one or more outgoing copies of the packet. In this way, the copies are handled by multiple threads running in parallel.

摘要翻译： 与本发明一致的方法和系统在路由器中提供有效的分组复制以便多播数据流。 数据包在多线程环境中进行复制和处理。 与本发明一致的实施例实现了用于分组复制的两阶段过程。 第一级线程将数据包循环到多个第二级线程。 这些第二级线程将会创建一个或多个数据包的输出副本。 以这种方式，副本由并行运行的多个线程处理。

公开(公告)号：US20120084534A1

公开(公告)日：2012-04-05

申请号：US13323358

申请日：2011-12-12

申请人： Anurag P. GUPTA ,  John Keen ,  Jeffrey G. Libby ,  Jean-Marc Frailong ,  Avanindra Godbole ,  Sharida Yeluri

发明人： Anurag P. GUPTA ,  John Keen ,  Jeffrey G. Libby ,  Jean-Marc Frailong ,  Avanindra Godbole ,  Sharida Yeluri

IPC分类号： G06F9/38 ,  G06F9/32 ,  G06F9/312

CPC分类号： G06F9/30058 ,  G06F9/262 ,  G06F9/3885

摘要： Methods and systems consistent with the present invention provide a programmable table which allows software to define a plurality of branching functions, each of which maps a vector of condition codes to a branch offset. This technique allows for a flexible multi-way branching functionality, using a conditional branch outcome table that can be specified by a programmer. Any instruction can specify the evaluation of arbitrary conditional expressions to compute the values for the condition codes, and can choose a particular branching function. When the processor executes the instruction, the processor's arithmetic/logical functional units evaluate the conditional expressions and then the processor performs the branch operation, according to the specified branching function.

摘要翻译： 与本发明一致的方法和系统提供了可编程表，其允许软件定义多个分支功能，每个分支功能将条件代码的向量映射到分支偏移。 该技术允许灵活的多路分支功能，使用可由程序员指定的条件分支结果表。 任何指令都可以指定任意条件表达式的计算，以计算条件代码的值，并可以选择特定的分支函数。 当处理器执行指令时，处理器的算术/逻辑功能单元评估条件表达式，然后处理器根据指定的分支函数执行分支操作。

公开(公告)号：US08078849B2

公开(公告)日：2011-12-13

申请号：US12342851

申请日：2008-12-23

申请人： Jeffrey G. Libby ,  Jean-Marc Frailong ,  Anurag P. Gupta ,  John Keen ,  Avanindra Godbole ,  Sharada Yeluri

发明人： Jeffrey G. Libby ,  Jean-Marc Frailong ,  Anurag P. Gupta ,  John Keen ,  Avanindra Godbole ,  Sharada Yeluri

IPC分类号： G06F9/32

CPC分类号： G06F9/30058 ,  G06F9/262 ,  G06F9/3885

摘要： Methods and systems consistent with the present invention provide a programmable table which allows software to define a plurality of branching functions, each of which maps a vector of condition codes to a branch offset. This technique allows for a flexible multi-way branching functionality, using a conditional branch outcome table that can be specified by a programmer. Any instruction can specify the evaluation of arbitrary conditional expressions to compute the values for the condition codes, and can choose a particular branching function. When the processor executes the instruction, the processor's arithmetic/logical functional units evaluate the conditional expressions and then the processor performs the branch operation, according to the specified branching function.

摘要翻译： 与本发明一致的方法和系统提供了可编程表，其允许软件定义多个分支功能，每个分支功能将条件代码的向量映射到分支偏移。 该技术允许灵活的多路分支功能，使用可由程序员指定的条件分支结果表。 任何指令都可以指定任意条件表达式的计算，以计算条件代码的值，并可以选择特定的分支函数。 当处理器执行指令时，处理器的算术/逻辑功能单元评估条件表达式，然后处理器根据指定的分支函数执行分支操作。

公开(公告)号：US08799909B1

公开(公告)日：2014-08-05

申请号：US12342985

申请日：2008-12-23

申请人： Jeffrey G. Libby ,  Jean-Marc Frailong ,  Avanindra Godbole ,  Sharada Yeluri ,  Anurag P. Gupta ,  John Keen

发明人： Jeffrey G. Libby ,  Jean-Marc Frailong ,  Avanindra Godbole ,  Sharada Yeluri ,  Anurag P. Gupta ,  John Keen

IPC分类号： G06F9/00 ,  G06F9/46

CPC分类号： G06F9/466 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/3009

摘要： Systems and methods of various embodiments provide mechanisms to support synchronous and asynchronous transactions. Distinct encodings allow an instruction to choose whether to perform any operation synchronously or asynchronously. Separate synchronous and asynchronous result registers hold the data returned in the most recent replies received for synchronous and asynchronous transaction requests, respectively. A status bit indicates whether an asynchronous transaction request is currently outstanding.

摘要翻译： 各种实施例的系统和方法提供了支持同步和异步事务的机制。 不同的编码允许指令选择是同步还是异步执行任何操作。 单独的同步和异步结果寄存器分别保存在同步和异步事务请求中接收的最近的回复中返回的数据。 状态位指示异步事务请求当前是否未完成。

公开(公告)号：US20100161949A1

公开(公告)日：2010-06-24

申请号：US12342851

申请日：2008-12-23

申请人： Anurag P. Gupta ,  John Keen ,  Jeffrey G. Libby ,  Jean-Marc Frailong ,  Avanindra Godbole ,  Sharada Yeluri

发明人： Anurag P. Gupta ,  John Keen ,  Jeffrey G. Libby ,  Jean-Marc Frailong ,  Avanindra Godbole ,  Sharada Yeluri

IPC分类号： G06F9/38

CPC分类号： G06F9/30058 ,  G06F9/262 ,  G06F9/3885

摘要： Methods and systems consistent with the present invention provide a programmable table which allows software to define a plurality of branching functions, each of which maps a vector of condition codes to a branch offset. This technique allows for a flexible multi-way branching functionality, using a conditional branch outcome table that can be specified by a programmer. Any instruction can specify the evaluation of arbitrary conditional expressions to compute the values for the condition codes, and can choose a particular branching function. When the processor executes the instruction, the processor's arithmetic/logical functional units evaluate the conditional expressions and then the processor performs the branch operation, according to the specified branching function.

摘要翻译： 与本发明一致的方法和系统提供了可编程表，其允许软件定义多个分支功能，每个分支功能将条件代码的向量映射到分支偏移。 该技术允许灵活的多路分支功能，使用可由程序员指定的条件分支结果表。 任何指令都可以指定任意条件表达式的计算，以计算条件代码的值，并可以选择特定的分支函数。 当处理器执行指令时，处理器的算术/逻辑功能单元评估条件表达式，然后处理器根据指定的分支函数执行分支操作。

公开(公告)号：US08880856B1

公开(公告)日：2014-11-04

申请号：US12486114

申请日：2009-06-17

申请人： Jean-Marc Frailong ,  Pradeep Sindhu ,  Jeffrey G. Libby ,  Jian Hui Huang ,  Rajesh Nair ,  John Keen

发明人： Jean-Marc Frailong ,  Pradeep Sindhu ,  Jeffrey G. Libby ,  Jian Hui Huang ,  Rajesh Nair ,  John Keen

IPC分类号： G06F15/00

CPC分类号： G06F9/28 ,  G06F7/57 ,  G06F9/30 ,  G06F9/3001 ,  G06F9/30018 ,  G06F9/30072 ,  G06F9/30145 ,  G06F9/3859 ,  G06F9/3893 ,  G06F15/00

摘要： A processor may include a conditional arithmetic logic unit and a main arithmetic logic unit. The conditional arithmetic logic unit may perform a first arithmetic logic operation to generate a first result, and output the result. The main arithmetic logic unit may select input buses among a plurality of data buses that carry the first result from the conditional arithmetic logic unit, perform a second arithmetic logic operation on data provided by the selected input buses to generate a second result, and write the second result in a storage component.

摘要翻译： 处理器可以包括条件算术逻辑单元和主算术逻辑单元。 条件算术逻辑单元可以执行第一算术逻辑运算以产生第一结果，并输出结果。 主算术逻辑单元可以选择携带来自条件算术逻辑单元的第一结果的多个数据总线中的输入总线，对由所选择的输入总线提供的数据执行第二运算逻辑运算以产生第二结果，并写入 第二个结果是存储组件。