公开(公告)号：US07627735B2

公开(公告)日：2009-12-01

申请号：US11255676

申请日：2005-10-21

申请人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

发明人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

IPC分类号： G06F15/16

CPC分类号： G06F12/1027 ,  G06F12/0844 ,  Y02D10/13

摘要： In one embodiment, the present invention includes an apparatus having a register file to store vector data, an address generator coupled to the register file to generate addresses for a vector memory operation, and a controller to generate an output slice from one or more slices each including multiple addresses, where the output slice includes addresses each corresponding to a separately addressable portion of a memory. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有用于存储矢量数据的寄存器文件的装置，耦合到寄存器文件以产生矢量存储器操作的地址的地址发生器，以及控制器，用于从一个或多个片段生成输出片段 包括多个地址，其中输出切片包括各自对应于存储器的单独可寻址部分的地址。 描述和要求保护其他实施例。

公开(公告)号：US08316216B2

公开(公告)日：2012-11-20

申请号：US12582829

申请日：2009-10-21

申请人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

发明人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

IPC分类号： G06F15/16

CPC分类号： G06F12/1027 ,  G06F12/0844 ,  Y02D10/13

摘要： In one embodiment, the present invention includes an apparatus having a register file to store vector data, an address generator coupled to the register file to generate addresses for a vector memory operation, and a controller to generate an output slice from one or more slices each including multiple addresses, where the output slice includes addresses each corresponding to a separately addressable portion of a memory. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有用于存储矢量数据的寄存器文件的装置，耦合到寄存器文件以产生矢量存储器操作的地址的地址发生器，以及控制器，用于从一个或多个片段生成输出片段 包括多个地址，其中输出切片包括各自对应于存储器的单独可寻址部分的地址。 描述和要求保护其他实施例。

公开(公告)号：US20070094477A1

公开(公告)日：2007-04-26

申请号：US11255676

申请日：2005-10-21

申请人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

发明人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

IPC分类号： G06F12/00

CPC分类号： G06F12/1027 ,  G06F12/0844 ,  Y02D10/13

摘要： In one embodiment, the present invention includes an apparatus having a register file to store vector data, an address generator coupled to the register file to generate addresses for a vector memory operation, and a controller to generate an output slice from one or more slices each including multiple addresses, where the output slice includes addresses each corresponding to a separately addressable portion of a memory. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有用于存储矢量数据的寄存器文件的装置，耦合到寄存器文件以产生矢量存储器操作的地址的地址发生器，以及控制器，用于从一个或多个片段生成输出片段 包括多个地址，其中输出切片包括各自对应于存储器的单独可寻址部分的地址。 描述和要求保护其他实施例。

公开(公告)号：US08707012B2

公开(公告)日：2014-04-22

申请号：US13650403

申请日：2012-10-12

申请人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

发明人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

IPC分类号： G06F15/16

CPC分类号： G06F12/1027 ,  G06F12/0844 ,  Y02D10/13

摘要： In one embodiment, the present invention includes an apparatus having a register file to store vector data, an address generator coupled to the register file to generate addresses for a vector memory operation, and a controller to generate an output slice from one or more slices each including multiple addresses, where the output slice includes addresses each corresponding to a separately addressable portion of a memory. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有用于存储矢量数据的寄存器文件的装置，耦合到寄存器文件以产生矢量存储器操作的地址的地址发生器，以及控制器，用于从一个或多个片段生成输出片段 包括多个地址，其中输出切片包括各自对应于存储器的单独可寻址部分的地址。 描述和要求保护其他实施例。

公开(公告)号：US20130036268A1

公开(公告)日：2013-02-07

申请号：US13650403

申请日：2012-10-12

申请人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

发明人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

IPC分类号： G06F12/08

CPC分类号： G06F12/1027 ,  G06F12/0844 ,  Y02D10/13

摘要： In one embodiment, the present invention includes an apparatus having a register file to store vector data, an address generator coupled to the register file to generate addresses for a vector memory operation, and a controller to generate an output slice from one or more slices each including multiple addresses, where the output slice includes addresses each corresponding to a separately addressable portion of a memory. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有用于存储矢量数据的寄存器文件的装置，耦合到寄存器文件以产生矢量存储器操作的地址的地址发生器，以及控制器，用于从一个或多个片段生成输出片段 包括多个地址，其中输出切片包括各自对应于存储器的单独可寻址部分的地址。 描述和要求保护其他实施例。

公开(公告)号：US20100042779A1

公开(公告)日：2010-02-18

申请号：US12582829

申请日：2009-10-21

申请人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

发明人： Roger Espasa ,  Joel Emer ,  Geoff Lowney ,  Roger Gramunt ,  Santiago Galan ,  Toni Juan ,  Jesus Corbal ,  Federico Ardanaz ,  Isaac Hernandez

IPC分类号： G06F12/02 ,  G06F12/00

CPC分类号： G06F12/1027 ,  G06F12/0844 ,  Y02D10/13

摘要： In one embodiment, the present invention includes an apparatus having a register file to store vector data, an address generator coupled to the register file to generate addresses for a vector memory operation, and a controller to generate an output slice from one or more slices each including multiple addresses, where the output slice includes addresses each corresponding to a separately addressable portion of a memory. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有用于存储矢量数据的寄存器文件的装置，耦合到寄存器文件以产生矢量存储器操作的地址的地址发生器，以及控制器，用于从一个或多个片段生成输出片段 包括多个地址，其中输出切片包括各自对应于存储器的单独可寻址部分的地址。 描述和要求保护其他实施例。

公开(公告)号：US20130262771A1

公开(公告)日：2013-10-03

申请号：US13994695

申请日：2011-12-29

申请人： Santiago Galan ,  Roger Espasa ,  Julio Gago ,  Jose Gonzalez

发明人： Santiago Galan ,  Roger Espasa ,  Julio Gago ,  Jose Gonzalez

IPC分类号： G06F12/08

CPC分类号： G06F12/0875 ,  G06F9/30152 ,  G06F9/3017 ,  G06F9/382

摘要： Some implementations disclosed herein provide techniques and arrangements for indicating a length of an instruction from an instruction set that has variable length instructions. A plurality of bytes that include an instruction may be read from an instruction cache based on a logical instruction pointer. A determination is made whether a first byte of the plurality of bytes identifies a length of the instruction. In response to detecting that the first byte of the plurality of bytes identifies the length of the instruction, the instruction is read from the plurality of bytes based on the length of the instruction.

摘要翻译： 这里公开的一些实施例提供了用于指示来自具有可变长度指令的指令集的指令的长度的技术和布置。 可以基于逻辑指令指针从指令高速缓存读取包括指令的多个字节。 确定多个字节中的第一字节是否识别指令的长度。 响应于检测到多个字节的第一字节识别指令的长度，基于指令的长度从多个字节读取指令。

公开(公告)号：US20160188341A1

公开(公告)日：2016-06-30

申请号：US14583050

申请日：2014-12-24

申请人： Elmoustapha OULD-AHMED-VALL ,  Robert Valentine ,  Jesus Corbal ,  Mark Charney ,  Roger Espasa ,  Guillem Sole ,  Manel Fernandez ,  Brian J. Hickmann

发明人： Elmoustapha OULD-AHMED-VALL ,  Robert Valentine ,  Jesus Corbal ,  Mark Charney ,  Roger Espasa ,  Guillem Sole ,  Manel Fernandez ,  Brian J. Hickmann

IPC分类号： G06F9/30

CPC分类号： G06F9/30196 ,  G06F9/30014 ,  G06F9/30018 ,  G06F9/30036 ,  G06F9/30167

摘要： In one embodiment of the invention, a processor including a storage location configured to store a set of source packed-data operands, each of the operands having a plurality of packed-data elements that are positive or negative according to an immediate bit value within one of the operands. The processor also including: a decoder to decode an instruction requiring an input of a plurality of source operands, and an execution unit to receive the decoded instructions and to generate a result that is a sum of the source operands. In one embodiment, the result is stored back into one of the source operands or the result is stored into an operand that is independent of the source operands.

摘要翻译： 在本发明的一个实施例中，一种包括存储位置的处理器，被配置为存储一组源压缩数据操作数，每个操作数具有多个压缩数据元素，这些数据元素根据一个中的立即位值为正或负 的操作数。 处理器还包括：解码器，用于解码需要多个源操作数的输入的指令，以及执行单元，用于接收解码的指令并产生作为源操作数之和的结果。 在一个实施例中，将结果存储回源操作数之一，或将结果存储到独立于源操作数的操作数中。

公开(公告)号：US09733935B2

公开(公告)日：2017-08-15

申请号：US13976404

申请日：2011-12-23

申请人： Jesus Corbal ,  Andrew T. Forsyth ,  Roger Espasa ,  Manel Fernandez ,  Thomas D. Fletcher

发明人： Jesus Corbal ,  Andrew T. Forsyth ,  Roger Espasa ,  Manel Fernandez ,  Thomas D. Fletcher

IPC分类号： G06F9/30

CPC分类号： G06F9/3001 ,  G06F9/30018 ,  G06F9/30036 ,  G06F9/30101 ,  G06F9/30145

摘要： A method of processing an instruction is described that includes fetching and decoding the instruction. The instruction has separate destination address, first operand source address and second operand source address components. The first operand source address identifies a location of a first mask pattern in mask register space. The second operand source address identifies a location of a second mask pattern in the mask register space. The method further includes fetching the first mask pattern from the mask register space; fetching the second mask pattern from the mask register space; merging the first and second mask patterns into a merged mask pattern; and, storing the merged mask pattern at a storage location identified by the destination address.

公开(公告)号：US20140052968A1

公开(公告)日：2014-02-20

申请号：US13976404

申请日：2011-12-23

申请人： Jesus Corbal ,  Andrew T. Forsyth ,  Roger Espasa ,  Manel Fernandez ,  Thomas D. Fletcher

发明人： Jesus Corbal ,  Andrew T. Forsyth ,  Roger Espasa ,  Manel Fernandez ,  Thomas D. Fletcher

IPC分类号： G06F9/30

CPC分类号： G06F9/3001 ,  G06F9/30018 ,  G06F9/30036 ,  G06F9/30101 ,  G06F9/30145

摘要： A method of processing an instruction is described that includes fetching and decoding the instruction. The instruction has separate destination address, first operand source address and second operand source address components. The first operand source address identifies a location of a first mask pattern in mask register space. The second operand source address identifies a location of a second mask pattern in the mask register space. The method further includes fetching the first mask pattern from the mask register space; fetching the second mask pattern from the mask register space; merging the first and second mask patterns into a merged mask pattern; and, storing the merged mask pattern at a storage location identified by the destination address.

摘要翻译： 描述了处理指令的方法，其包括获取和解码指令。 该指令具有单独的目标地址，第一个操作数源地址和第二个操作数源地址组件。 第一个操作数源地址标识掩码寄存器空间中第一个掩码模式的位置。 第二操作数源地址在掩码寄存器空间中标识第二掩码图案的位置。 该方法还包括从掩模寄存器空间获取第一掩模图案; 从掩模寄存器空间中取出第二掩模图案; 将第一和第二掩模图案合并成合并的掩模图案; 以及将合并的掩模图案存储在由目的地地址识别的存储位置。