利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.033 秒)

    Data storage systems
    3.
    发明授权
    Data storage systems 有权
    数据存储系统

    公开(公告)号：US07395482B2

    公开(公告)日：2008-07-01

    申请号：US10739966

    申请日：2003-12-18

    申请人： Roy D. Cideciyan ,  Ajay Dholakia ,  Evangelos S. Eleftheriou ,  Richard L. Galbraith ,  Weldon M. Hanson ,  Thomas Mittelholzer ,  Travis R. Oenning

    发明人： Roy D. Cideciyan ,  Ajay Dholakia ,  Evangelos S. Eleftheriou ,  Richard L. Galbraith ,  Weldon M. Hanson ,  Thomas Mittelholzer ,  Travis R. Oenning

    IPC分类号： H03M13/00

    CPC分类号： G11B20/1833

    摘要： A data storage system includes an encoder subsystem comprising an error correction code encoder, a modulation encoder, and a precoder, and a decoder subsystem similarly comprising a detector, an inverse precoder, a channel decoder, and an error correction code decoder. The error correction encoder applies an error correction code to the incoming user bit stream, and the modulation encoder applies so-called modulation or constrained coding to the error correction coded bit stream. The precoder applies so-called precoding to the modulation encoded bit stream. However, this precoding is applied to selected portions of the bit stream only. There can also be a permutation step where the bit sequence is permuted after the modulation encoder before precoding is applied by the precoder. The decoder subsystem operates in the inverse manner.

    摘要翻译： 数据存储系统包括编码器子系统，包括纠错码编码器，调制编码器和预编码器，以及类似地包括检测器，逆预编码器，调制解码器和纠错码解码器的解码器子系统。 误差校正编码器对输入用户比特流应用纠错码，并且调制编码器将所谓的调制或约束编码应用于纠错编码比特流。 预编码器将所谓的预编码应用于调制编码比特流。 然而，该预编码仅应用于位流的选定部分。 还可以存在一个置换步骤，其中在由预编码器施加预编码之前，该位序列在调制编码器之后被置换。 解码器子系统以相反的方式运行。

    Data storage systems
    4.
    发明授权
    Data storage systems 有权
    数据存储系统

    公开(公告)号：US08276038B2

    公开(公告)日：2012-09-25

    申请号：US11833274

    申请日：2007-08-03

    申请人： Roy D. Cideciyan ,  Ajay Dholakia ,  Evangelos S. Eleftheriou ,  Richard L. Galbraith ,  Weldon M. Hanson ,  Thomas Mittelholzer ,  Travis R. Oenning

    发明人： Roy D. Cideciyan ,  Ajay Dholakia ,  Evangelos S. Eleftheriou ,  Richard L. Galbraith ,  Weldon M. Hanson ,  Thomas Mittelholzer ,  Travis R. Oenning

    IPC分类号： H03M7/46 ,  H03M13/03 ,  G11B20/18

    CPC分类号： H03M5/145 ,  G11B20/1833 ,  G11B2020/1836 ,  H03M13/15 ,  H03M13/1515 ,  H03M13/27 ,  H03M13/6343

    摘要： A data storage system includes an encoder subsystem comprising an error correction code encoder, a modulation encoder, and a precoder, and a decoder subsystem similarly comprising a detector, an inverse precoder, a channel decoder, and an error correction code decoder. The error correction encoder applies an error correction code to the incoming user bit stream, and the modulation encoder applies so-called modulation or constrained coding to the error correction coded bit stream. The precoder applies so-called preceding to the modulation encoded bit stream. However, this preceding is applied to selected portions of the bit stream only. There can also be a permutation step where the bit sequence is permuted after the modulation encoder before preceding is applied by the precoder. The decoder subsystem operates in the inverse manner.

    摘要翻译： 数据存储系统包括编码器子系统，包括纠错码编码器，调制编码器和预编码器，以及类似地包括检测器，逆预编码器，信道解码器和纠错码解码器的解码器子系统。 误差校正编码器对输入用户比特流应用纠错码，并且调制编码器将所谓的调制或约束编码应用于纠错编码比特流。 预编码器将所谓的前面应用于调制编码比特流。 然而，上述内容仅适用于位流的选定部分。 还可以存在一个置换步骤，其中比特序列在调制编码器之前被预编码器施加之前被置换。 解码器子系统以相反的方式运行。

    Method and apparatus for providing a read channel having imbedded channel signal analysis
    7.
    发明授权
    Method and apparatus for providing a read channel having imbedded channel signal analysis 有权
    用于提供具有嵌入信道信号分析的读通道的方法和装置

    公开(公告)号：US07245444B2

    公开(公告)日：2007-07-17

    申请号：US11095001

    申请日：2005-03-31

    申请人： Richard L. Galbraith ,  Travis R. Oenning ,  Eric J. Tree ,  Bruce A. Wilson

    发明人： Richard L. Galbraith ,  Travis R. Oenning ,  Eric J. Tree ,  Bruce A. Wilson

    IPC分类号： G11B5/09 ,  G11B5/035

    CPC分类号： G11B20/10009 ,  G11B20/10055 ,  G11B20/10481 ,  G11B20/182

    摘要： A method and apparatus for providing a read channel having imbedded channel signal analysis is disclosed.The method and apparatus disclosed determines the types of noise present in a read signal and separates different noises out of the read signal. A signal is read from a storage medium and a written signal is removed from the read signal to produce a noise residue signal. The noise residue signal is converted to a power residue signal. The power residue signal is correlated with a Pseudo Random Bit Sequences (PRBS) sequence used to generate the written signal to produce a deconvolved signal. The deconvolved signal is accumulated.

    摘要翻译： 公开了一种提供具有嵌入式信道信号分析的读通道的方法和装置。 所公开的方法和装置确定存在于读取信号中的噪声的类型，并从读取信号中分离不同的噪声。 从存储介质读取信号，并且从读取信号中去除写入的信号以产生噪声残留信号。 噪声残留信号被转换成功率残留信号。 功率残差信号与用于产生写入信号的伪随机比特序列（PRBS）序列相关，以产生解卷积信号。 解卷积信号被累积。

    Decoding parallel concatenated parity-check code
    8.
    发明授权
    Decoding parallel concatenated parity-check code 有权
    解码并行级联校验码

    公开(公告)号：US07143336B1

    公开(公告)日：2006-11-28

    申请号：US10219206

    申请日：2002-08-15

    申请人： Jaekyun Moon ,  Travis R. Oenning

    发明人： Jaekyun Moon ,  Travis R. Oenning

    IPC分类号： G06F11/00 ,  H03M13/00

    CPC分类号： H03M13/1111 ,  G06F11/1032 ,  H03M13/098 ,  H03M13/1191 ,  H03M13/2963

    摘要： A decoding system and method for decoding parallel concatenated parity-check code defines a parity check matrix (e.g., a sparse parity check matrix) for the parallel concatenated parity check code. One or more bipartite graph representations are determined based on the parity check matrix with each of the one or more bipartite graph representations including bit nodes and check nodes. At least one of the one or more bipartite graph representations is decoded using an iterative decoding process (e.g., using an algorithm based on belief propagation).

    摘要翻译： 用于解码并行级联奇偶校验码的解码系统和方法为并行级联奇偶校验码定义奇偶校验矩阵（例如，稀疏奇偶校验矩阵）。 基于奇偶校验矩阵确定一个或多个二分图表示，其中一个或多个二分图表示中的每一个包括位节点和校验节点。 使用迭代解码处理（例如，使用基于置信传播的算法）对一个或多个二分图表示中的至少一个进行解码。