公开(公告)号：US20140006705A1

公开(公告)日：2014-01-02

申请号：US13835077

申请日：2013-03-15

Applicant: SAMSUNG ELECTRONICS CO., LTD.

Inventor： Haksoo YU ,  Chulwoo PARK ,  Joosun CHOI

IPC: G11C11/406 ,  G06F3/06

CPC classification number: G11C11/40607 ,  G06F3/0625 ,  G06F12/1009 ,  G06F2212/1028 ,  G11C11/40611 ,  G11C11/40622 ,  Y02D10/13

Abstract: A method for managing operation of a memory includes determining a status of data stored at a memory address, assigning a code based on the status of the data, and selectively performing a power management operation for an area of a memory that includes the memory address based on the code.

Abstract translation: 一种用于管理存储器的操作的方法包括：确定存储在存储器地址中的数据的状态，基于数据的状态分配代码，以及选择性地对包括存储器地址的存储器区域进行功率管理操作 在代码上。

公开(公告)号：US20140025880A1

公开(公告)日：2014-01-23

申请号：US13943790

申请日：2013-07-17

Applicant: Samsung Electronics Co., Ltd.

Inventor： Haksoo YU ,  Dae-Hyun KIM ,  Uksong KANG ,  Chulwoo PARK ,  Joosun CHOI ,  Hyojin CHOI

IPC: G11C7/10

CPC classification number: G11C7/1072 ,  G06F12/0207 ,  G06F12/0223 ,  G06F12/0638 ,  G11C11/005 ,  G11C11/403 ,  G11C11/40622 ,  G11C29/783 ,  G11C2029/4402

Abstract: A semiconductor memory cell array is provided which includes a first memory cell array area including first group memory cells arranged in a chip in a matrix of rows and columns and having a first operating speed; and a second memory cell array area including second group memory cells arranged in the chip in a matrix of rows and columns and having a second operating speed different from the first operating speed. The first and second memory cell array areas are accessed by addressing of a DRAM controller.

Abstract translation: 提供一种半导体存储单元阵列，其包括第一存储单元阵列区域，该第一存储单元阵列区域包括布置在具有第一运行速度的矩阵中的芯片中的第一组存储单元; 以及第二存储单元阵列区域，包括布置在所述芯片中的行和列的矩阵并具有与所述第一操作速度不同的第二操作速度的第二组存储单元。 通过DRAM控制器的寻址来访问第一和第二存储单元阵列区域。