公开(公告)号：US06934830B2

公开(公告)日：2005-08-23

申请号：US10259721

申请日：2002-09-26

申请人： Sudarshan Kadambi ,  Adam R. Talcott ,  Wayne I. Yamamoto

发明人： Sudarshan Kadambi ,  Adam R. Talcott ,  Wayne I. Yamamoto

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30138 ,  G06F9/3824 ,  G06F9/3857

摘要： One embodiment of the present invention provides a system that reduces the time required to access registers from a register file within a processor. During operation, the system receives an instruction to be executed, wherein the instruction identifies at least one operand to be accessed from the register file. Next, the system looks up the operands in a register pane, wherein the register pane is smaller and faster than the register file and contains copies of a subset of registers from the register file. If the lookup is successful, the system retrieves the operands from the register pane to execute the instruction. Otherwise, if the lookup is not successful, the system retrieves the operands from the register file, and stores the operands into the register pane. This triggers the system to reissue the instruction to be executed again, so that the re-issued instruction retrieves the operands from the register pane.

摘要翻译： 本发明的一个实施例提供一种减少从处理器内的寄存器文件访问寄存器所需的时间的系统。 在操作期间，系统接收要执行的指令，其中该指令从该寄存器文件中识别要访问的至少一个操作数。 接下来，系统在寄存器窗格中查找操作数，其中寄存器窗格比寄存器文件更小和更快，并且包含寄存器文件中寄存器子集的副本。 如果查找成功，系统将从寄存器窗格中检索操作数，执行指令。 否则，如果查找不成功，系统将从寄存器文件中检索操作数，并将操作数存储到寄存器窗格中。 这将触发系统重新发出要再次执行的指令，以便重新发出的指令从寄存器窗格中检索操作数。

公开(公告)号：US06948032B2

公开(公告)日：2005-09-20

申请号：US10354327

申请日：2003-01-29

申请人： Sudarshan Kadambi ,  Vijay Balakrishnan ,  Wayne I. Yamamoto

发明人： Sudarshan Kadambi ,  Vijay Balakrishnan ,  Wayne I. Yamamoto

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0897

摘要： One embodiment of the present invention provides a system that uses a hot spot cache to alleviate the performance problems caused by hot spots in cache memories, wherein the hot spot cache stores lines that are evicted from hot spots in the cache. Upon receiving a memory operation at the cache, the system performs a lookup for the memory operation in both the cache and the hot spot cache in parallel. If the memory operation is a read operation that causes a miss in the cache and a hit in the hot spot cache, the system reads a data line for the read operation from the hot spot cache, writes the data line to the cache, performs the read operation on the data line in the cache, and then evicts the data line from the hot spot cache.

摘要翻译： 本发明的一个实施例提供一种使用热点缓存来缓解由高速缓冲存储器中的热点引起的性能问题的系统，其中热点缓存存储从高速缓存中的热点驱逐的线。 在缓存中接收到存储器操作时，系统并行地对高速缓存和热点高速缓存中的存储器操作进行查找。 如果存储器操作是导致高速缓存中的缺失和热点高速缓存中的命中的读取操作，则系统从热点缓存读取用于读取操作的数据行，将数据行写入高速缓存，执行 在缓存中的数据行上读取操作，然后从热点缓存中排除数据行。

公开(公告)号：US06976125B2

公开(公告)日：2005-12-13

申请号：US10354329

申请日：2003-01-29

申请人： Sudarshan Kadambi ,  Vijay Balakrishnan ,  Wayne I. Yamamoto

发明人： Sudarshan Kadambi ,  Vijay Balakrishnan ,  Wayne I. Yamamoto

IPC分类号： G06F12/08 ,  G06F12/12 ,  G06F12/02

CPC分类号： G06F12/12 ,  G06F12/0897

摘要： One embodiment of the present invention provides a system for predicting hot spots in a cache memory. Upon receiving a memory operation at the cache, the system determines a target location within the cache for the memory operation. Once the target location is determined, the system increments a counter associated with the target location. If the counter reaches a pre-determined threshold value, the system generates a signal indicating that the target location is a hot spot in the cache memory.

摘要翻译： 本发明的一个实施例提供一种用于预测高速缓冲存储器中的热点的系统。 在高速缓存中接收到存储器操作时，系统确定用于存储器操作的高速缓存内的目标位置。 一旦确定了目标位置，系统会增加与目标位置相关联的计数器。 如果计数器达到预定阈值，则系统产生指示目标位置是高速缓冲存储器中的热点的信号。

公开(公告)号：US06725338B2

公开(公告)日：2004-04-20

申请号：US09992085

申请日：2001-11-19

申请人： Christopher A. Gomez ,  Wayne I. Yamamoto

发明人： Christopher A. Gomez ,  Wayne I. Yamamoto

IPC分类号： G06F1200

CPC分类号： G06F9/3842 ,  G06F9/383 ,  G06F9/3861

摘要： A method of optimizing speculative address load processing by a microprocessor includes identifying a speculative load, marking the speculative load, determining whether a miss occurs for the speculative load, and preventing use of the marked speculative load by the microprocessor if a miss occurs. A method of optimizing speculative address load processing by a microprocessor includes identifying a speculative load, marking the speculative load, inserting the marked speculative load into a load miss queue, determining whether a miss occurs for the speculative load, and preventing the load miss queue from committing the marked speculative load to cache if a miss occurs.

摘要翻译： 微处理器优化推测地址负载处理的方法包括识别推测负载，标记推测负载，确定投机负载是否发生错误，以及如果发生未命中，则防止微处理器使用标记的推测负载。 微处理器优化推测地址负载处理的方法包括识别推测负载，标记推测负载，将标记的推测负载插入到负载未命中队列中，确定是否发生投机负载的未命中，以及防止负载丢失队列 如果发生错误，则提交标记的推测负载缓存。