公开(公告)号：US09589885B2

公开(公告)日：2017-03-07

申请号：US14835788

申请日：2015-08-26

申请人： TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.

发明人： Hung-Jen Liao ,  Jung-Hsuan Chen ,  Chien Chi Tien ,  Ching-Wei Wu ,  Jui-Che Tsai ,  Hong-Chen Cheng ,  Chung-Hsing Wang

IPC分类号： H01L23/00 ,  H01L23/50 ,  H01L27/11 ,  H01L23/532 ,  H01L27/02 ,  H01L23/528 ,  H01L23/498 ,  H01L23/522

CPC分类号： H01L23/50 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53204 ,  H01L27/0203 ,  H01L27/11 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit (IC) memory device includes a first conductive layer. The IC memory device also includes a second conductive layer over the first conductive layer. The IC memory device further includes a first-type pin box electrically coupled with the first conductive layer. The IC memory device additionally includes a second-type pin box, different from the first-type pin box, electrically coupled with the second conductive layer.

摘要翻译： 集成电路（IC）存储器件包括第一导电层。 IC存储器件还包括在第一导电层上的第二导电层。 IC存储器件还包括与第一导电层电耦合的第一型引脚盒。 IC存储器件还包括与第一类型引脚盒不同的第二型引脚盒，与第二导电层电耦合。

公开(公告)号：US09129956B2

公开(公告)日：2015-09-08

申请号：US14102623

申请日：2013-12-11

申请人： TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.

发明人： Hung-Jen Liao ,  Jung-Hsuan Chen ,  Chien Chi Tien ,  Ching-Wei Wu ,  Jui-Che Tsai ,  Hong-Chen Cheng ,  Chung-Hsing Wang

IPC分类号： H01L23/00 ,  H01L23/498 ,  H01L27/11 ,  H01L23/532 ,  H01L27/02 ,  H01L23/528

CPC分类号： H01L23/50 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53204 ,  H01L27/0203 ,  H01L27/11 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit (IC) memory device that includes a first conductive layer, a second conductive layer electrically coupled to the first conductive layer, the second conductive layer formed over the first conductive layer, a third conductive layer separated from the second conductive layer, the third conductive layer formed over the second conductive layer, a fourth conductive layer electrically coupled to the third conductive layer, the fourth conductive layer formed over the third conductive layer, a 2P2E pin box formed in and electrically coupled to the first conductive layer or the second conductive layer and a 1P1E pin box formed in and electrically coupled to the third conductive layer or the fourth conductive layer.

摘要翻译： 一种集成电路（IC）存储器件，其包括第一导电层，电耦合到第一导电层的第二导电层，形成在第一导电层上的第二导电层，与第二导电层分离的第三导电层， 形成在所述第二导电层上的第三导电层，电耦合到所述第三导电层的第四导电层，形成在所述第三导电层上的所述第四导电层，形成在所述第一导电层中或与所述第二导电层电连接的第二导电层， 导电层和形成在第三导电层或第四导电层中并电耦合到第三导电层的1P1E引脚盒。