-
1.发明授权Method and apparatus for performing incremental compilation using top-down and bottom-up design approaches 有权使用自上而下和自下而上设计方法执行增量编译的方法和装置公开(公告)号：US08250505B1
公开(公告)日：2012-08-21
申请号：US12592960
申请日：2009-12-04
申请人： Terry Borer , Andrew Leaver , David Karchmer , Gabriel Quan , Stephen D. Brown
发明人： Terry Borer , Andrew Leaver , David Karchmer , Gabriel Quan , Stephen D. Brown
IPC分类号： G06F17/50
CPC分类号： G06F17/5054 , G01R31/318364 , G06F17/5045 , G06F17/505 , G06F17/5072 , G06F2217/04 , G06F2217/86
摘要： A method for designing a system on a target device includes merging a netlist for a first partition of the system generated from a bottom-up design flow with a netlist for a second partition of the system from a top-down design flow to form a combined netlist, and performing fitting on the combined netlist.
摘要翻译： 一种用于在目标设备上设计系统的方法包括将从自下而上的设计流程生成的系统的第一分区的网表与用于系统的第二分区的网表从上到下的设计流程合并，形成组合 网表，并在组合网表上执行拟合。
-
2.发明授权Method and apparatus for performing incremental compilation using top-down and bottom-up design approaches 有权使用自上而下和自下而上设计方法执行增量编译的方法和装置公开(公告)号：US07669157B1
公开(公告)日：2010-02-23
申请号：US11515561
申请日：2006-09-05
申请人： Terry Borer , Andrew Leaver , David Karchmer , Gabriel Quan , Stephen D. Brown
发明人： Terry Borer , Andrew Leaver , David Karchmer , Gabriel Quan , Stephen D. Brown
CPC分类号： G06F17/5054 , G01R31/318364 , G06F17/5045 , G06F17/505 , G06F17/5072 , G06F2217/04 , G06F2217/86
摘要： A method for designing a system on a target device includes merging a netlist for a first partition of the system generated from a bottom-up design flow with a netlist for a second partition of the system from a top-down design flow to form a combined netlist, and performing fitting on the combined netlist.
摘要翻译： 一种用于在目标设备上设计系统的方法包括将从自下而上的设计流程生成的系统的第一分区的网表与用于系统的第二分区的网表从上到下的设计流程合并，形成组合 网表，并在组合网表上执行拟合。
-
公开(公告)号：US07464362B1
公开(公告)日：2008-12-09
申请号：US11384962
申请日：2006-03-20
申请人： Terry Borer , David Karchmer , Jason Govig , Andrew Leaver , Gabriel Quan , Kevin Chan , Vaughn Betz , Stephen D. Brown
发明人： Terry Borer , David Karchmer , Jason Govig , Andrew Leaver , Gabriel Quan , Kevin Chan , Vaughn Betz , Stephen D. Brown
IPC分类号： G06F17/50
CPC分类号： G06F17/5054 , G06F17/5045
摘要： A method for designing a system on a target device includes merging a post-fit netlist for a first partition of the system from a set-up compilation with a post-synthesis netlist for a second partition of the system from an incremental compilation to form a combined netlist. Fitting is performed on the combined netlist.
摘要翻译： 一种用于在目标设备上设计系统的方法包括将用于系统的第一分区的后拟合网表从设置编译与用于系统的第二分区的后合成网表从递增编译合并形成 组合网表。 组合网表进行配对。
-
4.发明授权M/A for performing incremental compilation using top-down and bottom-up design approaches 有权M / A用于使用自上而下和自下而上的设计方法执行增量编译公开(公告)号：US08589838B1
公开(公告)日：2013-11-19
申请号：US13545320
申请日：2012-07-10
申请人： Terry Borer , Andrew Leaver , David Karchmer , Gabriel Quan , Stephen D. Brown
发明人： Terry Borer , Andrew Leaver , David Karchmer , Gabriel Quan , Stephen D. Brown
IPC分类号： G06F17/50
CPC分类号： G06F17/5054 , G01R31/318364 , G06F17/5045 , G06F17/505 , G06F17/5072 , G06F2217/04 , G06F2217/86
摘要： A method for designing a system on a target device includes merging a netlist for a first partition of the system generated from a bottom-up design flow with a netlist for a second partition of the system from a top-down design flow to form a combined netlist, and performing fitting on the combined netlist.
摘要翻译： 一种用于在目标设备上设计系统的方法包括将从自下而上的设计流程生成的系统的第一分区的网表与用于系统的第二分区的网表从上到下的设计流程合并，形成组合 网表，并在组合网表上执行拟合。
-
5.发明授权Method and apparatus for performing layout-driven optimizations on field programmable gate arrays 失效用于在现场可编程门阵列上执行布局驱动优化的方法和装置公开(公告)号：US07594204B1
公开(公告)日：2009-09-22
申请号：US10679593
申请日：2003-10-06
申请人： Deshanand Singh , Paul McHardy , Chris Sanford , Gabriel Quan , Terry Borer , Ian Chesal , Valavan Manohararajah , Ivan Hamer , Stephen D. Brown
发明人： Deshanand Singh , Paul McHardy , Chris Sanford , Gabriel Quan , Terry Borer , Ian Chesal , Valavan Manohararajah , Ivan Hamer , Stephen D. Brown
IPC分类号： G06F17/50
CPC分类号： G06F17/5054
摘要： A method for designing a system on a target device utilizing field programmable gate arrays (FPGAs) includes identifying a group of components associated with a critical signal in the system. A first copy and a second copy of the group of components are generated where the first copy is driven by a first signal at a first state and the second copy is driven by a second signal at a second state. The system is configured to select an output of one of the first copy and the second copy in response to the critical signal.
摘要翻译： 使用现场可编程门阵列（FPGA）在目标设备上设计系统的方法包括识别与系统中的关键信号相关联的一组组件。 产生组件组的第一副本和第二副本，其中第一副本由第一状态的第一信号驱动，第二副本由第二状态的第二信号驱动。 该系统被配置为响应于关键信号选择第一副本和第二副本之一的输出。
-
6.发明授权Method and apparatus for implementing soft constraints in tools used for designing programmable logic devices 有权在用于设计可编程逻辑器件的工具中实现软约束的方法和装置公开(公告)号：US08589849B1
公开(公告)日：2013-11-19
申请号：US11657301
申请日：2007-01-24
申请人： Terry Borer , Gabriel Quan , Stephen D. Brown , Deshanand P. Singh , Chris Sanford , Vaughn Betz , Caroline Pantofaru , Jordan Swartz
发明人： Terry Borer , Gabriel Quan , Stephen D. Brown , Deshanand P. Singh , Chris Sanford , Vaughn Betz , Caroline Pantofaru , Jordan Swartz
IPC分类号： G06F17/50
CPC分类号： G06F17/5077 , G06F17/5054 , G06F17/5068
摘要： A method for designing a system on a target device utilizing programmable logic devices (PLDs) includes generating options for utilizing resources on the PLDs in response to user specified constraints. The options for utilizing the resources on the PLDs are refined independent of the user specified constraints.
摘要翻译： 利用可编程逻辑器件（PLD）在目标器件上设计系统的方法包括响应于用户指定的约束产生用于在PLD上利用资源的选项。 独立于用户指定的约束，对PLD上资源的使用选项进行了细化。
-
7.发明授权Method and apparatus for performing retiming on field programmable gate arrays 有权用于在现场可编程门阵列上执行重新定时的方法和装置公开(公告)号：US07360190B1
公开(公告)日：2008-04-15
申请号：US10876709
申请日：2004-06-25
申请人： Deshanand Singh , Gabriel Quan , Terry Borer , Ian Chesal , Valavan Manohararajah , Karl Schabas , Stephen Brown
发明人： Deshanand Singh , Gabriel Quan , Terry Borer , Ian Chesal , Valavan Manohararajah , Karl Schabas , Stephen Brown
CPC分类号： G06F17/5072 , G06F17/5081
摘要： A method for designing a system on a target device utilizing field programmable gate arrays (FPGAs) includes identifying registers on near-critical paths. The registers are moved to shorten lengths of one or more near-critical paths.
摘要翻译： 利用现场可编程门阵列（FPGA）在目标设备上设计系统的方法包括识别近临界路径上的寄存器。 移动寄存器以缩短一个或多个近临界路径的长度。
-
8.发明授权Method and apparatus for performing logic replication in field programmable gate arrays 有权用于在现场可编程门阵列中执行逻辑复制的方法和装置公开(公告)号：US07257800B1
公开(公告)日：2007-08-14
申请号：US10806617
申请日：2004-06-24
申请人： Deshanand Singh , Gabriel Quan , Terry Borer , Valavan Manohararajah , Paul McHardy , Ivan Hamer , Karl Schabas , Kevin Chan
发明人： Deshanand Singh , Gabriel Quan , Terry Borer , Valavan Manohararajah , Paul McHardy , Ivan Hamer , Karl Schabas , Kevin Chan
IPC分类号： G06F17/50 , H03K17/693
CPC分类号： G06F17/5054
摘要： A method for designing a system on a target device utilizing field programmable gate arrays is disclosed. A design is synthesized for the system. Components in the design are mapped onto resources on the target device. Placement locations are determined for the components on the target device. Components to replicate are identified in response to criticality determined from the placement locations.
摘要翻译： 公开了一种使用现场可编程门阵列在目标设备上设计系统的方法。 为系统合成了一个设计。 设计中的组件映射到目标设备上的资源。 确定目标设备上的组件的位置位置。 根据从放置位置确定的关键性来识别要复制的组件。
-
9.发明授权Method and apparatus for implementing soft constraints in tools used for designing systems on programmable logic devices 有权用于在可编程逻辑器件上设计系统的工具中实现软约束的方法和装置公开(公告)号：US07194720B1
公开(公告)日：2007-03-20
申请号：US10618416
申请日：2003-07-11
申请人： Terry P. Borer , Gabriel Quan , Stephen D. Brown , Deshanand P. Singh , Chris Sanford , Vaughn Betz , Caroline Pantofaru , Jordan Swartz
发明人： Terry P. Borer , Gabriel Quan , Stephen D. Brown , Deshanand P. Singh , Chris Sanford , Vaughn Betz , Caroline Pantofaru , Jordan Swartz
IPC分类号： G06F17/50
CPC分类号： G06F17/5068 , G06F17/5054
摘要： A method for designing a system on a target device utilizing programmable logic devices (PLDs) includes generating options for utilizing resources on the PLDs in response to user specified constraints. The options for utilizing the resources on the PLDs are refined independent of the user specified constraints.
摘要翻译： 利用可编程逻辑器件（PLD）在目标器件上设计系统的方法包括响应于用户指定的约束产生用于在PLD上利用资源的选项。 独立于用户指定的约束，对PLD上资源的使用选项进行了细化。
-
10.发明授权Method and apparatus for placement of components onto programmable logic devices 有权用于将部件放置到可编程逻辑器件上的方法和装置公开(公告)号：US06779169B1
公开(公告)日：2004-08-17
申请号：US10160474
申请日：2002-05-31
IPC分类号： G06F1750
CPC分类号： G06F17/5031 , G06F17/5072
摘要： A method for positioning components of a system onto a target device utilizing programmable logic devices (PLDs) is disclosed. A location is determined for a user defined regions on the target device that allows the system to satisfy timing constraints.
摘要翻译： 公开了一种使用可编程逻辑器件（PLD）将系统的组件定位到目标器件上的方法。 为目标设备上的用户定义的区域确定位置，允许系统满足时序约束。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.024 秒)
