公开(公告)号：US09171127B1

公开(公告)日：2015-10-27

申请号：US14509074

申请日：2014-10-08

Applicant: UNITED MICROELECTRONICS CORP.

Inventor： Chun-Liang Hou ,  Wen-Jung Liao ,  Chi-Fang Huang ,  Yi-Jung Chang

IPC: G06F17/50

CPC classification number: G06F17/5081 ,  G03F7/70433

Abstract: A design layout generating method is provided. A design layout including a first pattern and a second pattern is provided to a computer system, wherein the first pattern and the second pattern meet a design rule of an integrated circuit, respectively. The first pattern and the second pattern are combined into a third pattern. Next, the third pattern is checked if it meets a definition of a weak pattern, wherein the weak pattern is a pattern that meets the design rule but still forms defects. Then, the third pattern is modified and a new design layout is generated.

Abstract translation: 提供了一种设计布局生成方法。 将包括第一图案和第二图案的设计布局提供给计算机系统，其中第一图案和第二图案分别满足集成电路的设计规则。 第一图案和第二图案被组合成第三图案。 接下来，如果它符合弱图案的定义，则检查第三图案，其中弱图案是符合设计规则但仍形成缺陷的图案。 然后，修改第三个模式并生成新的设计布局。