公开(公告)号：US07115951B1

公开(公告)日：2006-10-03

申请号：US10234817

申请日：2002-09-04

申请人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J. Hopper ,  Marcel ter Beek ,  Yuri Mirgorodsky

发明人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J. Hopper ,  Marcel ter Beek ,  Yuri Mirgorodsky

IPC分类号： H01L23/62

CPC分类号： H01L29/4238 ,  H01L29/78

摘要： In a triggering ESD protection structure, the triggering voltage is reduced by introducing one or more corners or spikes into the p-n breakdown junction. This may be done by providing a polygate with a zig-zag pattern to define triangular corners in the drain or anode of the structure.

摘要翻译： 在触发ESD保护结构中，通过将一个或多个拐角或尖峰引入p-n击穿结中来减小触发电压。 这可以通过提供具有之字形图案的多晶硅浇口来在结构的漏极或阳极中限定三角形拐角来完成。

公开(公告)号：US06911679B1

公开(公告)日：2005-06-28

申请号：US10339202

申请日：2003-01-09

申请人： Vladislav Vashchenko ,  Ann Concannon ,  Marcel ter Beek ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Ann Concannon ,  Marcel ter Beek ,  Peter J. Hopper

IPC分类号： H01L27/02 ,  H01L29/417

CPC分类号： H01L27/0262

摘要： In an ESD protection device making use of a LVTSCR, at least one contacted drain and at least one emitter are formed, and are arranged laterally next to each other to be substantially equidistant from the gate of the LVTSCR, to improve holding voltage and decrease size. The ratio of emitter width to contacted drain width is adjusted to achieve the desired characteristics.

摘要翻译： 在使用LVTSCR的ESD保护装置中，形成至少一个接触漏极和至少一个发射极，并且彼此横向地布置成与LVTSCR的栅极基本等距，以提高保持电压并减小尺寸 。 调节发射极宽度与接触漏极宽度的比率以达到所需的特性。

公开(公告)号：US06970335B1

公开(公告)日：2005-11-29

申请号：US10626105

申请日：2003-07-23

申请人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J Hopper ,  Marcel ter Beek

发明人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J Hopper ,  Marcel ter Beek

IPC分类号： H01L27/02 ,  H02H9/00

CPC分类号： H01L27/0262

摘要： In an SCR-based ESD protection clamp, the voltage overshoot during an ESD event is reduced by separately controlling the voltage pulse to the drain and emitter contacts of the SCR. The voltage pulse to the drain is preferably delayed using a delay circuit such as an RC circuit. This allows double conductivity modulation to be achieved with lower voltage overshoot.

摘要翻译： 在基于SCR的ESD保护钳位中，通过单独控制SCR的漏极和发射极触点的电压脉冲来降低ESD事件期间的电压过冲。 优选地，使用诸如RC电路的延迟电路来延迟到漏极的电压脉冲。 这允许在较低电压过冲时实现双电导率调制。

公开(公告)号：US06906357B1

公开(公告)日：2005-06-14

申请号：US10683625

申请日：2003-10-10

申请人： Vladislav Vashchenko ,  Marcel ter Beek ,  Peter J. Hopper ,  Ann Concannon

发明人： Vladislav Vashchenko ,  Marcel ter Beek ,  Peter J. Hopper ,  Ann Concannon

IPC分类号： H01L27/02 ,  H01L29/72

CPC分类号： H01L27/0259

摘要： An apparatus including an electrostatic discharge (ESD) protection structure with a diac in which substancially similar ESD protection is provided for both positive and negative ESD voltages appearing at the circuit electrode sought to be protected.

摘要翻译： 一种包括具有diac的静电放电（ESD）保护结构的装置，其中为保护电路电极处出现的正和负ESD电压提供了基本相似的ESD保护。

公开(公告)号：US06660602B1

公开(公告)日：2003-12-09

申请号：US10097388

申请日：2002-03-12

申请人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J. Hopper ,  Marcel ter Beek

发明人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J. Hopper ,  Marcel ter Beek

IPC分类号： H01L21336

CPC分类号： H01L29/66659 ,  H01L27/0266 ,  H01L29/7835

摘要： In a stand-alone snapback NMOS ESD protection structure method of manufacturing, the breakdown voltage is reduced and the structure is made more resilient to hot carrier and soft leakage degradation in the gate region by blocking the NLDD and partially blocking the n+ drain region between the gate and drain region.

摘要翻译： 在独立的快速恢复NMOS ESD保护结构的制造方法中，通过阻挡NLDD并且部分地阻塞n +漏极区域，击穿电压降低，并且结构对栅极区域的热载流子和软泄漏劣化变得更具弹性 栅极和漏极区域。

公开(公告)号：US07064397B1

公开(公告)日：2006-06-20

申请号：US10649989

申请日：2003-08-27

申请人： Vladislav Vashchenko ,  Peter J. Hopper ,  Ann Concannon ,  Marcel Ter Beek

发明人： Vladislav Vashchenko ,  Peter J. Hopper ,  Ann Concannon ,  Marcel Ter Beek

IPC分类号： H01L29/76

CPC分类号： H01L27/0262 ,  H01L29/87

摘要： When a high-voltage, such as from an ESD pulse, is placed across a silicon controlled rectifier, which includes an NPN transistor and a PNP transistor that is connected to the NPN transistor, the likelihood of punch through occurring between two regions of the rectifier is substantially reduced by forming the collector of the NPN transistor between the emitter and collector of the PNP transistor.

摘要翻译： 当诸如ESD脉冲之类的高压被放置在包括NPN晶体管和连接到NPN晶体管的PNP晶体管的可控硅整流器上时，整流器的两个区域之间产生冲击的可能性 通过在PNP晶体管的发射极和集电极之间形成NPN晶体管的集电极而大大减小。

公开(公告)号：US07023029B1

公开(公告)日：2006-04-04

申请号：US10210943

申请日：2002-08-02

申请人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J. Hopper ,  Marcel ter Beek

发明人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J. Hopper ,  Marcel ter Beek

IPC分类号： H01L29/72

CPC分类号： H01L27/0262

摘要： In an ESD protection device using a SCR-like structure, a vertical device is provided that is highly robust and easily allows the triggering voltage to be adjusted during manufacture. Furthermore it is implementable in complementary form based on PNP and NPN BJT structures, to provide both positive and negative pulse protection.

摘要翻译： 在使用SCR类结构的ESD保护器件中，提供了高度鲁棒的垂直器件，并且容易地允许在制造期间调节触发电压。 此外，它可以基于PNP和NPN BJT结构的互补形式实现，以提供正脉冲和负脉冲保护。

公开(公告)号：US06853053B1

公开(公告)日：2005-02-08

申请号：US10436560

申请日：2003-05-12

申请人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J. Hopper ,  Marcel ter Beek

发明人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J. Hopper ,  Marcel ter Beek

IPC分类号： H01L27/02 ,  H01L31/11

CPC分类号： H01L27/0259

摘要： In a BJT ESD protection structure, the ESD current density is stabilized by partially blocking one or more of the emitter and n+ collector, sinker, and n-buried layer to define a comb-like structure for the partially blocked regions.

摘要翻译： 在BJT ESD保护结构中，ESD电流密度通过部分地阻挡发射极和n +集电极，沉没片和n埋层中的一个或多个来稳定，以限定部分阻挡区域的梳状结构。

公开(公告)号：US06720624B1

公开(公告)日：2004-04-13

申请号：US10210942

申请日：2002-08-02

申请人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J. Hopper ,  Marcel ter Beek

发明人： Vladislav Vashchenko ,  Ann Concannon ,  Peter J. Hopper ,  Marcel ter Beek

IPC分类号： H01L2362

CPC分类号： H01L27/0262 ,  H01L29/87

摘要： In an ESD protection device using a LVTSCR-like structure, the holding voltage is increased by placing the p+ emitter outside the drain of the device, thereby retarding the injection of holes from the p+ emitter. The p+ emitter may be implemented in one or more emitter regions formed outside the drain. The drain is split between a n+ drain and a floating n+ region near the gate to avoid excessive avalanche injection and resultant local overheating.

摘要翻译： 在使用类似LVTSCR的结构的ESD保护器件中，通过将p +发射极放置在器件的漏极之外，从而延长了p +发射极的空穴注入，从而提高了保持电压。 p +发射极可以在形成在漏极外部的一个或多个发射极区域中实现。 漏极在栅极附近的n +漏极和浮动n +区域之间分开，以避免过度的雪崩注入和局部过热。

公开(公告)号：US07387918B1

公开(公告)日：2008-06-17

申请号：US11411397

申请日：2006-04-26

申请人： Vladislav Vashchenko ,  Peter J. Hopper ,  Ann Concannon ,  Marcel Ter Beek

发明人： Vladislav Vashchenko ,  Peter J. Hopper ,  Ann Concannon ,  Marcel Ter Beek

IPC分类号： H01L21/332

CPC分类号： H01L27/0262 ,  H01L29/87

摘要： When a high-voltage, such as from an ESD pulse, is placed across a silicon controlled rectifier, which includes an NPN transistor and a PNP transistor that is connected to the NPN transistor, the likelihood of punch through occurring between two regions of the rectifier is substantially reduced by forming the collector of the NPN transistor between the emitter and collector of the PNP transistor.

摘要翻译： 当诸如ESD脉冲之类的高压被放置在可控硅整流器上时，该可控整流器包括NPN晶体管和连接到NPN晶体管的PNP晶体管，在整流器的两个区域之间发生冲击的可能性 通过在PNP晶体管的发射极和集电极之间形成NPN晶体管的集电极而大大减小。