利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

80 条记录 (耗时 0.038 秒)

    METHOD FOR FORMING SEMICONDUCTOR DEVICE
    1.
    发明申请
    METHOD FOR FORMING SEMICONDUCTOR DEVICE 有权
    形成半导体器件的方法

    公开(公告)号：US20080020588A1

    公开(公告)日：2008-01-24

    申请号：US11459008

    申请日：2006-07-20

    申请人： Wen-Han Hung ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Chia-Wen Liang ,  Neng-Kuo Chen

    发明人： Wen-Han Hung ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Chia-Wen Liang ,  Neng-Kuo Chen

    IPC分类号： H01L21/31

    CPC分类号： H01L29/7833 ,  H01L21/823807 ,  H01L21/823835 ,  H01L27/092 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7843

    摘要： A method of forming a semiconductor device. The method comprises steps of providing a substrate having a first transistor, a second transistor and non-salicide device formed thereon and the conductive type of the first transistor is different from that of the second transistor. A buffer layer is formed over the substrate and a tensile material layer is formed over the buffer layer. A portion of the tensile material layer over the second transistor is thinned and a spike annealing process is performed. The tensile material layer is removed to expose the buffer layer over the substrate and a patterned salicide blocking layer is formed over the non-salicide device. A salicide process is performed for forming a salicide layer on a portion of the first transistor and the second transistor.

    摘要翻译： 一种形成半导体器件的方法。 该方法包括以下步骤：提供具有形成在其上的第一晶体管，第二晶体管和非自对准硅化物器件的衬底，并且第一晶体管的导电类型与第二晶体管的导电类型不同。 在衬底上形成缓冲层，并在缓冲层上形成拉伸材料层。 第二晶体管上的拉伸材料层的一部分变薄，并且执行尖峰退火处理。 除去拉伸材料层以暴露衬底上的缓冲层，并且在非自对准硅化物器件上形成图案化的自对准硅化物阻挡层。 执行自对准处理以在第一晶体管和第二晶体管的一部分上形成自对准硅化物层。

    Method for forming semiconductor device
    2.
    发明授权
    Method for forming semiconductor device 有权
    半导体器件形成方法

    公开(公告)号：US07585790B2

    公开(公告)日：2009-09-08

    申请号：US11459008

    申请日：2006-07-20

    申请人： Wen-Han Hung ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Chia-Wen Liang ,  Neng-Kuo Chen

    发明人： Wen-Han Hung ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Chia-Wen Liang ,  Neng-Kuo Chen

    IPC分类号： H01L21/31 ,  H01L21/469

    CPC分类号： H01L29/7833 ,  H01L21/823807 ,  H01L21/823835 ,  H01L27/092 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7843

    摘要： A method of forming a semiconductor device. The method comprises steps of providing a substrate having a first transistor, a second transistor and non-salicide device formed thereon and the conductive type of the first transistor is different from that of the second transistor. A buffer layer is formed over the substrate and a tensile material layer is formed over the buffer layer. A portion of the tensile material layer over the second transistor is thinned and a spike annealing process is performed. The tensile material layer is removed to expose the buffer layer over the substrate and a patterned salicide blocking layer is formed over the non-salicide device. A salicide process is performed for forming a salicide layer on a portion of the first transistor and the second transistor.

    摘要翻译： 一种形成半导体器件的方法。 该方法包括以下步骤：提供具有形成在其上的第一晶体管，第二晶体管和非自对准硅化物器件的衬底，并且第一晶体管的导电类型与第二晶体管的导电类型不同。 在衬底上形成缓冲层，并在缓冲层上形成拉伸材料层。 第二晶体管上的拉伸材料层的一部分变薄，并且执行尖峰退火处理。 除去拉伸材料层以暴露衬底上的缓冲层，并且在非自对准硅化物器件上形成图案化的自对准硅化物阻挡层。 执行自对准处理以在第一晶体管和第二晶体管的一部分上形成自对准硅化物层。

    Method of fabricating complementary metal-oxide-semiconductor transistor and metal-oxide-semiconductor transistor
    7.
    发明申请
    Method of fabricating complementary metal-oxide-semiconductor transistor and metal-oxide-semiconductor transistor 有权
    互补金属氧化物半导体晶体管和金属氧化物半导体晶体管的制造方法

    公开(公告)号：US20080020523A1

    公开(公告)日：2008-01-24

    申请号：US11490210

    申请日：2006-07-19

    申请人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Li-Shian Jeng ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Jing-Yi Huang ,  Tzyy-Ming Cheng ,  Chia-Wen Liang

    发明人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Li-Shian Jeng ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Jing-Yi Huang ,  Tzyy-Ming Cheng ,  Chia-Wen Liang

    IPC分类号： H01L21/8234

    CPC分类号： H01L21/823864 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823468 ,  H01L21/823814 ,  H01L21/82385

    摘要： A method of fabricating a metal-oxide-semiconductor transistor is provided. A first gate structure and a second gate structure are formed on a substrate. The first gate structure has a dimension greater than the second gate structure. Then, first lightly doped drain regions are formed in the substrate on two sides of the first gate structure. A lightly doped drain annealing process is performed. Next, second lightly doped drain regions are formed in the substrate on two sides of the second gate structure. First spacers are formed on the sidewalls of the first gate structure and second spacers are formed on the sidewalls of the second gate structure at the same time. Afterwards, first source/drain regions are formed in the substrate on two sides of the first spacers and second source/drain regions are formed in the substrate on two sides of the second spacers. A source/drain annealing process is performed.

    摘要翻译： 提供一种制造金属氧化物半导体晶体管的方法。 在基板上形成第一栅极结构和第二栅极结构。 第一栅极结构的尺寸大于第二栅极结构。 然后，在第一栅极结构的两侧的基板中形成第一轻掺杂漏极区。 进行轻掺杂的漏极退火处理。 接下来，在第二栅极结构的两侧的基板中形成第二轻掺杂漏极区。 第一间隔件形成在第一栅极结构的侧壁上，并且第二间隔件同时形成在第二栅极结构的侧壁上。 之后，第一源极/漏极区域形成在第一间隔物的两侧的衬底中，并且第二源极/漏极区域形成在第二间隔物的两侧上的衬底中。 进行源/漏退火处理。

    SEMICONDUCTOR DEVICE AND FABRICATING METHOD THEREOF
    10.
    发明申请
    SEMICONDUCTOR DEVICE AND FABRICATING METHOD THEREOF 有权
    半导体器件及其制造方法

    公开(公告)号：US20070238235A1

    公开(公告)日：2007-10-11

    申请号：US11308560

    申请日：2006-04-07

    申请人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Chia-Wen Liang

    发明人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Chia-Wen Liang

    IPC分类号： H01L21/8234

    CPC分类号： H01L21/823412 ,  H01L21/823468 ,  H01L29/7842

    摘要： A method for fabricating a semiconductor device is provided. First, a substrate is provided, and a first-type MOS (metallic oxide semiconductor) transistor, an input/output (I/O) second-type MOS transistor, and a core second-type MOS transistor are formed on the substrate. Then, a first stress layer is formed to overlay the substrate, the first-type MOS transistor, the I/O second-type MOS transistor, and the core second-type MOS transistor. Then, at least the first stress layer on the core second-type MOS transistor is removed to reserve at least the first stress layer on the first-type MOS transistor. Finally, a second stress layer is formed on the core second-type MOS transistor.

    摘要翻译： 提供一种制造半导体器件的方法。 首先，提供基板，在基板上形成第一型MOS（金属氧化物半导体）晶体管，输入输出（I / O）第二型MOS晶体管和核心第二型MOS晶体管。 然后，形成第一应力层以覆盖衬底，第一类型MOS晶体管，I / O第二类型MOS晶体管和核心第二类型MOS晶体管。 然后，至少去除第二型MOS晶体管上的第一应力层，以至少保留第一型MOS晶体管上的第一应力层。 最后，在第二核心型MOS晶体管上形成第二应力层。