公开(公告)号：US07737743B1

公开(公告)日：2010-06-15

申请号：US12044522

申请日：2008-03-07

申请人： Xiang Gao ,  Eric A. M. Klumperink ,  Bram Nauta ,  Mounir Bohsali ,  Ali Kiaei ,  Gerard Socci ,  Ali Djabbari

发明人： Xiang Gao ,  Eric A. M. Klumperink ,  Bram Nauta ,  Mounir Bohsali ,  Ali Kiaei ,  Gerard Socci ,  Ali Djabbari

IPC分类号： H03L7/06

CPC分类号： H03L7/087 ,  H03L7/0891 ,  H03L7/091 ,  H03L7/10

摘要： Phase-locked loop (PLL) circuitry in which a sampling phase detector samples the output signal in accordance with the reference signal and a frequency detector detects the output signal frequency in accordance with the reference signal.

摘要翻译： 锁相环（PLL）电路，其中采样相位检测器根据参考信号对输出信号进行采样，并且频率检测器根据参考信号检测输出信号频率。

公开(公告)号：US08373481B2

公开(公告)日：2013-02-12

申请号：US12973353

申请日：2010-12-20

申请人： Xiang Gao ,  Ahmad Bahai ,  Mounir Bohsali ,  Ali Djabbari ,  Eric Klumperink ,  Bram Nauta ,  Gerard Socci

发明人： Xiang Gao ,  Ahmad Bahai ,  Mounir Bohsali ,  Ali Djabbari ,  Eric Klumperink ,  Bram Nauta ,  Gerard Socci

IPC分类号： H03L7/06

CPC分类号： H03L7/091 ,  H03L7/07 ,  H03L7/0802 ,  H03L7/0812

摘要： Control circuitry and method of controlling for a sampling phase lock loop (PLL). By controlling the duty cycle of a sampling control signal, in accordance with the PLL reference and output signals, spurious output signals from the sampling PLL being controlled can be reduced.

摘要翻译： 控制电路和控制采样锁相环（PLL）的方法。 通过控制采样控制信号的占空比，根据PLL参考和输出信号，可以减少来自被控制的采样PLL的杂散输出信号。

公开(公告)号：US08395427B1

公开(公告)日：2013-03-12

申请号：US12973323

申请日：2010-12-20

申请人： Xiang Gao ,  Ahmad Bahai ,  Mounir Bohsali ,  Ali Djabbari ,  Eric Klumperink ,  Bram Nauta ,  Gerard Socci

发明人： Xiang Gao ,  Ahmad Bahai ,  Mounir Bohsali ,  Ali Djabbari ,  Eric Klumperink ,  Bram Nauta ,  Gerard Socci

IPC分类号： H03L7/06

CPC分类号： H03L7/091

摘要： Control circuitry and method of controlling for a sampling phase lock loop (PLL). By controlling the duty cycle of one or more sampling control signals, power consumption by the reference signal buffer and spurious output signals from the sampling PLL being controlled can be reduced.

摘要翻译： 控制电路和控制采样锁相环（PLL）的方法。 通过控制一个或多个采样控制信号的占空比，可以减少参考信号缓冲器的功率消耗和被控制的采样PLL的杂散输出信号。

公开(公告)号：US20120154003A1

公开(公告)日：2012-06-21

申请号：US12973353

申请日：2010-12-20

申请人： Xiang Gao ,  Ahmad Bahai ,  Mounir Bohsali ,  Ali Djabbari ,  Eric Klumperink ,  Bram Nauta ,  Gerard Socci

发明人： Xiang Gao ,  Ahmad Bahai ,  Mounir Bohsali ,  Ali Djabbari ,  Eric Klumperink ,  Bram Nauta ,  Gerard Socci

IPC分类号： H03L7/091

CPC分类号： H03L7/091 ,  H03L7/07 ,  H03L7/0802 ,  H03L7/0812

摘要： Control circuitry and method of controlling for a sampling phase lock loop (PLL). By controlling the duty cycle of a sampling control signal, in accordance with the PLL reference and output signals, spurious output signals from the sampling PLL being controlled can be reduced.

摘要翻译： 控制电路和控制采样锁相环（PLL）的方法。 通过控制采样控制信号的占空比，根据PLL参考和输出信号，可以减少来自被控制的采样PLL的杂散输出信号。

公开(公告)号：US07863993B1

公开(公告)日：2011-01-04

申请号：US12206448

申请日：2008-09-08

申请人： Mounir Bohsali ,  Ali Kiaei ,  Gerard Socci ,  Masood Yousefi ,  Ali Djabbari ,  Ahmad Bahai

发明人： Mounir Bohsali ,  Ali Kiaei ,  Gerard Socci ,  Masood Yousefi ,  Ali Djabbari ,  Ahmad Bahai

IPC分类号： H03B5/36 ,  H03C3/22

CPC分类号： H03B5/366 ,  H03B5/368 ,  H03B2200/0008 ,  H03B2200/004 ,  H03B2200/005

摘要： An oscillator, including amplifier circuitry and resonant circuitry, for providing an oscillation signal with a controllable frequency while maintaining a substantially constant steady state magnitude. Controllable reactive circuitry, included as part of the amplifier circuitry, has a reactance which can be controlled such that the resistive components of the amplifier circuitry and resonant circuitry impedances remain substantially equal. When in the form of serially coupled, controllable capacitances, the controllable reactive circuitry is controlled such that a ratio of changes in the controllable capacitances is approximately equal to a negative ratio of the capacitance values.

摘要翻译： 包括放大器电路和谐振电路的振荡器，用于在保持基本恒定的稳态幅度的同时提供具有可控频率的振荡信号。 作为放大器电路的一部分包括的可控无功电路具有可以被控制的电抗，使得放大器电路和谐振电路阻抗的电阻分量保持基本相等。 当以串联耦合的可控电容的形式，可控电抗被控制使得可控电容的变化比大致等于电容值的负比。