公开(公告)号：US20120137051A1

公开(公告)日：2012-05-31

申请号：US13226271

申请日：2011-09-06

申请人： Yoko Masuo ,  Taichiro Yamanaka ,  Hironobu Miyamoto

发明人： Yoko Masuo ,  Taichiro Yamanaka ,  Hironobu Miyamoto

IPC分类号： G06F12/02

CPC分类号： G06F13/16

摘要： According to one embodiment, a memory device includes a memory, a memory interface, a command generator, an access command returning module and a command progress manager. The memory interface accesses the memory in parallel in accordance with access commands. The command generator speculatively issues access commands to the memory interface. The access command returning module returns access commands already issued to the memory interface and unexecuted at a time of occurrence of an error, through corresponding purge responses. The command progress manager updates command progress management information such that the command progress management information indicates the oldest one of the unexecuted access commands. The command generator reissues the returned unexecuted access commands to the memory interface based on the updated command progress management information.

摘要翻译： 根据一个实施例，存储器装置包括存储器，存储器接口，命令发生器，访问命令返回模块和命令进度管理器。 存储器接口根据访问命令并行访问存储器。 命令生成器推测地向存储器接口发出访问命令。 访问命令返回模块返回已发送到存储器接口的访问命令，并通过相应的清除响应在发生错误时执行。 命令进度管理器更新命令进度管理信息，使得命令进度管理信息指示未执行的访问命令中最早的一个。 命令生成器基于更新的命令进度管理信息将返回的未执行的访问命令重新发送到存储器接口。

公开(公告)号：US09384124B2

公开(公告)日：2016-07-05

申请号：US13720356

申请日：2012-12-19

申请人： Taichiro Yamanaka ,  Yoko Masuo ,  Hironobu Miyamoto

发明人： Taichiro Yamanaka ,  Yoko Masuo ,  Hironobu Miyamoto

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/7205

摘要： According to one embodiment, a data storage device includes a first controller, a second controller, and a third controller. The first controller performs a control operation of writing data of a first data unit to a storage area in a flash memory and reading the data of the first data unit from the storage area. The second controller carries out migration processing of measuring a data amount of valid data stored in storage areas of a second data unit that is a data erase processing unit.

摘要翻译： 根据一个实施例，数据存储设备包括第一控制器，第二控制器和第三控制器。 第一控制器执行将第一数据单元的数据写入闪速存储器中的存储区域并从存储区域读取第一数据单元的数据的控制操作。 第二控制器执行迁移处理，测量存储在作为数据擦除处理单元的第二数据单元的存储区域中的有效数据的数据量。

公开(公告)号：US08688898B2

公开(公告)日：2014-04-01

申请号：US13226271

申请日：2011-09-06

申请人： Yoko Masuo ,  Taichiro Yamanaka ,  Hironobu Miyamoto

发明人： Yoko Masuo ,  Taichiro Yamanaka ,  Hironobu Miyamoto

IPC分类号： G06F12/00

CPC分类号： G06F13/16

摘要： According to one embodiment, a memory device includes a memory, a memory interface, a command generator, an access command returning module and a command progress manager. The memory interface accesses the memory in parallel in accordance with access commands. The command generator speculatively issues access commands to the memory interface. The access command returning module returns access commands already issued to the memory interface and unexecuted at a time of occurrence of an error, through corresponding purge responses. The command progress manager updates command progress management information such that the command progress management information indicates the oldest one of the unexecuted access commands. The command generator reissues the returned unexecuted access commands to the memory interface based on the updated command progress management information.

摘要翻译： 根据一个实施例，存储器装置包括存储器，存储器接口，命令发生器，访问命令返回模块和命令进度管理器。 存储器接口根据访问命令并行访问存储器。 命令生成器推测地向存储器接口发出访问命令。 访问命令返回模块返回已发送到存储器接口的访问命令，并通过相应的清除响应在发生错误时执行。 命令进度管理器更新命令进度管理信息，使得命令进度管理信息指示未执行的访问命令中最早的一个。 命令生成器基于更新的命令进度管理信息将返回的未执行的访问命令重新发送到存储器接口。

公开(公告)号：US20140025863A1

公开(公告)日：2014-01-23

申请号：US13720356

申请日：2012-12-19

申请人： Taichiro Yamanaka ,  Yoko Masuo ,  Hironobu Miyamoto

发明人： Taichiro Yamanaka ,  Yoko Masuo ,  Hironobu Miyamoto

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/7205

摘要： According to one embodiment, a data storage device includes a first controller, a second controller, and a third controller. The first controller performs a control operation of writing data of a first data unit to a storage area in a flash memory and reading the data of the first data unit from the storage area. The second controller carries out migration processing of measuring a data amount of valid data stored in storage areas of a second data unit that is a data erase processing unit.

摘要翻译： 根据一个实施例，数据存储设备包括第一控制器，第二控制器和第三控制器。 第一控制器执行将第一数据单元的数据写入闪速存储器中的存储区域并从存储区域读取第一数据单元的数据的控制操作。 第二控制器执行迁移处理，测量存储在作为数据擦除处理单元的第二数据单元的存储区域中的有效数据的数据量。

公开(公告)号：US20120233382A1

公开(公告)日：2012-09-13

申请号：US13304188

申请日：2011-11-23

申请人： Taichiro Yamanaka ,  Yoko Masuo ,  Hironobu Miyamoto

发明人： Taichiro Yamanaka ,  Yoko Masuo ,  Hironobu Miyamoto

IPC分类号： G06F12/00

CPC分类号： G11B20/18 ,  G06F3/0679 ,  G11B27/105 ,  G11B27/322 ,  G11B2220/60

摘要： According to one embodiment, a data storage apparatus includes a first memory configured to store a first management table, a second memory configured to store a second management table, a counter table memory, and a controller. The first management table has address data representing a storage position of data stored in a flash memory. The second memory has address data representing valid data included in the data stored in the flash memory. The counter table memory stores a counter table showing the count value of valid data in units of addresses. The controller is configured to refer to the first management table, to compare the number of data valid in units of addresses acquired by referring to the first management table, and to perform a matching check process for determining matching between the first and second management tables from a result of the comparison.

摘要翻译： 根据一个实施例，数据存储装置包括被配置为存储第一管理表的第一存储器，被配置为存储第二管理表的第二存储器，计数器表存储器和控制器。 第一管理表具有表示存储在闪速存储器中的数据的存储位置的地址数据。 第二存储器具有表示存储在闪速存储器中的数据中包含的有效数据的地址数据。 计数器表存储器存储以地址为单位的有效数据的计数值的计数器表。 控制器被配置为参考第一管理​​表，以通过参考第一管理​​表来获取的地址单元中的有效数据的数量进行比较，并且执行用于确定第一和第二管理表之间的匹配的匹配检查处理 比较的结果。

公开(公告)号：US08689079B2

公开(公告)日：2014-04-01

申请号：US13333345

申请日：2011-12-21

申请人： Yoko Masuo ,  Taichiro Yamanaka ,  Hironobu Miyamoto

发明人： Yoko Masuo ,  Taichiro Yamanaka ,  Hironobu Miyamoto

IPC分类号： H03M13/00

CPC分类号： G06F11/141

摘要： According to one embodiment, a command generator sequentially and speculatively issues channel-by-channel access commands to a memory interface in a predetermined access process. A purger returns a series of unexecuted already-issued access commands using a purge response if an error occurs in any of memory accesses via a plurality of channels. A command progress manager updates command progress information such that the command progress on each of the plurality of channels returns to a position specified in an oldest access command of a series of the returned access commands issued to the channel. The command generator issues the channel-by-channel access commands including the oldest access command to the memory interface based on the updated command progress information.

摘要翻译： 根据一个实施例，命令发生器在预定的访问过程中顺序地并且推测地向存储器接口发送逐个通道访问命令。 如果在通过多个通道的任何存储器访问中发生错误，则清除器使用清除响应返回一系列未执行的已发出的访问命令。 命令进度管理器更新命令进度信息，使得多个通道中的每个通道上的命令进程返回到发布到通道的一系列返回的访问命令的最早访问命令中指定的位置。 命令生成器根据更新的命令进度信息发出逐个通道访问命令，包括对存储器接口的最早访问命令。

公开(公告)号：US20120221921A1

公开(公告)日：2012-08-30

申请号：US13333345

申请日：2011-12-21

申请人： Yoko MASUO ,  Taichiro Yamanaka ,  Hironobu Miyamoto

发明人： Yoko MASUO ,  Taichiro Yamanaka ,  Hironobu Miyamoto

IPC分类号： G06F11/08 ,  G06F12/00

CPC分类号： G06F11/141

摘要： According to one embodiment, a command generator sequentially and speculatively issues channel-by-channel access commands to a memory interface in a predetermined access process. A purger returns a series of unexecuted already-issued access commands using a purge response if an error occurs in any of memory accesses via a plurality of channels. A command progress manager updates command progress information such that the command progress on each of the plurality of channels returns to a position specified in an oldest access command of a series of the returned access commands issued to the channel. The command generator issues the channel-by-channel access commands including the oldest access command to the memory interface based on the updated command progress information.

摘要翻译： 根据一个实施例，命令发生器在预定的访问过程中顺序地并且推测地向存储器接口发送逐个通道访问命令。 如果在通过多个通道的任何存储器访问中发生错误，则清除器使用清除响应返回一系列未执行的已发出的访问命令。 命令进度管理器更新命令进度信息，使得多个通道中的每个通道上的命令进程返回到发布到通道的一系列返回的访问命令的最早访问命令中指定的位置。 命令生成器根据更新的命令进度信息发出逐个通道访问命令，包括对存储器接口的最早访问命令。

公开(公告)号：US20110161891A1

公开(公告)日：2011-06-30

申请号：US12975032

申请日：2010-12-21

申请人： Tomoyuki Shimaya ,  Noriaki Kawai ,  Shingo Kikukawa ,  Taichiro Yamanaka ,  Tetsuya Akiyama ,  Takahisa Kaihotsu

发明人： Tomoyuki Shimaya ,  Noriaki Kawai ,  Shingo Kikukawa ,  Taichiro Yamanaka ,  Tetsuya Akiyama ,  Takahisa Kaihotsu

IPC分类号： G06F3/033 ,  G06F3/041

CPC分类号： G06F3/03547 ,  G06F3/04883 ,  G06F2203/0338

摘要： According to one embodiment, the relationship between respective fingers of a user and corresponding screens is registered, a screen and command are determined according to the motion (motion trajectory) of a finger that touches a touch input device and the type of the finger, and a multi-screen is operated.

摘要翻译： 根据一个实施例，登记用户的各个手指和对应的屏幕之间的关系，根据触摸触摸输入装置的手指的运动（运动轨迹）和手指的类型来确定屏幕和命令，以及 操作多屏幕。

公开(公告)号：US20070297506A1

公开(公告)日：2007-12-27

申请号：US11820392

申请日：2007-06-19

申请人： Taichiro Yamanaka

发明人： Taichiro Yamanaka

IPC分类号： H04B1/66

CPC分类号： H04N19/895 ,  H04N19/109 ,  H04N19/11 ,  H04N19/166 ,  H04N19/176 ,  H04N19/182 ,  H04N19/186 ,  H04N19/46 ,  H04N19/61

摘要： According to one embodiment, a decoder includes: an error detecting device detecting a fact that an error is included in an encoded bitstream, the error making it impossible to predict a pixel value using a prediction mode; an error processing device replacing the prediction mode ruled in the bitstream with a prediction mode having a prediction direction most close to a reference prediction direction for a plurality of prediction modes allowing predicting the pixel value; and a prediction processing device predicting the pixel value using the prediction mode replaced by the error processing device.

摘要翻译： 根据一个实施例，解码器包括：错误检测装置，检测编码比特流中包含错误的事实，该误差使得不可能使用预测模式预测像素值; 错误处理装置，对于允许预测像素值的多个预测模式，用对预测方向最靠近参考预测方向的预测模式来替换比特流中规定的预测模式; 以及预测处理装置，使用由所述误差处理装置代替的所述预测模式来预测所述像素值。

公开(公告)号：US20060078308A1

公开(公告)日：2006-04-13

申请号：US11219810

申请日：2005-09-07

申请人： Taichiro Yamanaka ,  Masaki Nakagawa ,  Nobuyuki Suzuki

发明人： Taichiro Yamanaka ,  Masaki Nakagawa ,  Nobuyuki Suzuki

IPC分类号： H04N5/76

CPC分类号： H04N5/783 ,  H04N5/7805

摘要： To provide an image reproducing apparatus which requires a small amount of memory capacity in reverse reproduction. The apparatus has an analyzing unit for acquiring interrelation between a plurality of items of reference image data to be referred to during decode processing from control data with a stream of encoded data, a buffer unit, and a decoding unit. An accumulation control unit uses the interrelation information obtained in the analyzing unit to extract the plurality of items of reference image data from the stream and to temporarily accumulate the same in the buffer unit. A decode control unit sequentially outputs reproduced image data decoded in the decoding unit in reverse time series as a reverse reproduction.

摘要翻译： 提供一种在反向再现中需要少量存储容量的图像再现装置。 该装置具有分析单元，用于从控制数据与编码数据流，缓冲单元和解码单元获取在解码处理期间要参考的多个参考图像数据之间的相互关系。 累积控制单元使用在分析单元中获得的相关信息从流中提取多个参考图像数据项，并将其临时累积在缓冲单元中。 解码控制单元以反向时间序列顺序输出在解码单元中解码的再现图像数据作为反向再现。