公开(公告)号：US08027426B1

公开(公告)日：2011-09-27

申请号：US12837244

申请日：2010-07-15

申请人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286 ,  G11C19/184

摘要： An exemplary shift register includes a plurality of transistors. The transistors are subjected to the control of a start pulse signal, a first clock signal and a second clock signal to generate a gate driving signal. The first clock signal and the second clock signal are phase-inverted with respect to each other. A logic low level of the first clock signal and another logic low level of the second clock signal are different from each other. Moreover, the transistors are negative threshold voltage transistors. A potential at the gate of the each of the transistors is lower than another potential at the source/drain of the transistor at the situation of the transistor being switched-off state.

摘要翻译： 示例性移位寄存器包括多个晶体管。 对晶体管进行起始脉冲信号，第一时钟信号和第二时钟信号的控制，以产生栅极驱动信号。 第一时钟信号和第二时钟信号相对于彼此相位反相。 第一时钟信号的逻辑低电平和第二时钟信号的另一个逻辑低电平彼此不同。 而且，晶体管是负阈值电压晶体管。 在晶体管处于截止状态的情况下，每个晶体管的栅极处的电位低于晶体管的源极/漏极处的另一个电位。

公开(公告)号：US08331524B2

公开(公告)日：2012-12-11

申请号：US13110948

申请日：2011-05-19

申请人： Kuo-Hua Hsu ,  Chun-Hsin Liu ,  Yung-Chih Chen ,  Chih-Ying Lin ,  Kuo-Chang Su ,  Yu-Chung Yang

发明人： Kuo-Hua Hsu ,  Chun-Hsin Liu ,  Yung-Chih Chen ,  Chih-Ying Lin ,  Kuo-Chang Su ,  Yu-Chung Yang

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286

摘要： A shift register circuit with waveform-shaping function includes plural shift register stages. Each shift register stage includes a first input unit, a pull-up unit, a pull-down circuit, a second input unit, a control unit and a waveform-shaping unit. The first input unit is utilized for outputting a first driving control voltage in response to a first gate signal. The pull-up unit pulls up a second gate signal in response to the first driving control voltage. The pull-down circuit is employed to pull down the first driving control voltage and the second gate signal. The second input unit is utilized for outputting a second driving control voltage in response to the first gate signal. The control unit provides a control signal in response to the second driving control voltage and an auxiliary signal. The waveform-shaping unit performs a waveform-shaping operation on the second gate signal in response to the control signal.

摘要翻译： 具有波形整形功能的移位寄存器电路包括多个移位寄存器级。 每个移位寄存器级包括第一输入单元，上拉单元，下拉电路，第二输入单元，控制单元和波形整形单元。 第一输入单元用于响应于第一门信号输出第一驱动控制电压。 上拉单元响应于第一驱动控制电压拉起第二门信号。 下拉电路用于下拉第一驱动控制电压和第二栅极信号。 第二输入单元用于响应于第一门信号输出第二驱动控制电压。 控制单元响应于第二驱动控制电压和辅助信号提供控制信号。 波形整形单元响应于控制信号对第二门信号执行波形整形操作。

公开(公告)号：US20120140873A1

公开(公告)日：2012-06-07

申请号：US13372796

申请日：2012-02-14

申请人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286 ,  G11C19/184

摘要： An exemplary shift register includes a control circuit and an output transistor. The control circuit has a start pulse signal input terminal, a first clock pulse signal input terminal and a power supply voltage input terminal and includes a first control transistor and a second control transistor. The output transistor is electrically coupled to the first control transistor and includes a gate driving signal output terminal and a second clock pulse signal input terminal. Moreover, the first control transistor, the second control transistor and the output transistor all are negative threshold voltage transistors.

摘要翻译： 示例性移位寄存器包括控制电路和输出晶体管。 控制电路具有起始脉冲信号输入端，第一时钟脉冲信号输入端和电源电压输入端，并具有第一控制晶体管和第二控制晶体管。 输出晶体管电耦合到第一控制晶体管，并且包括栅极驱动信号输出端和第二时钟脉冲信号输入端。 此外，第一控制晶体管，第二控制晶体管和输出晶体管都是负阈值电压晶体管。

公开(公告)号：US20110255652A1

公开(公告)日：2011-10-20

申请号：US13175475

申请日：2011-07-01

申请人： Yu-Chung YANG ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Yu-Chung YANG ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286 ,  G11C19/184

摘要： An exemplary shift register includes a control circuit and an output circuit. The control circuit is electrically coupled to receive a start pulse signal, a first clock pulse signal and a power supply voltage and for generating an enable signal according to the start pulse signal and the first clock pulse signal. A logic low level of the first clock pulse signal is lower than a level of the power supply voltage. The output circuit is subjected to the control of the enable signal and for generating a gate driving signal according to a second clock pulse signal. The second clock pulse signal and the first clock pulse signal are phase-inverted with respect to each other, and a logic low level of the second clock pulse signal is higher than the level of the power supply voltage.

摘要翻译： 示例性移位寄存器包括控制电路和输出电路。 控制电路电耦合以接收起始脉冲信号，第一时钟脉冲信号和电源电压，并且用于根据起始脉冲信号和第一时钟脉冲信号产生使能信号。 第一时钟脉冲信号的逻辑低电平低于电源电压的电平。 对输出电路进行使能信号的控制，并根据第二时钟脉冲信号产生栅极驱动信号。 第二时钟脉冲信号和第一时钟脉冲信号相对于彼此相位反转，并且第二时钟脉冲信号的逻辑低电平高于电源电压的电平。

公开(公告)号：US08139708B2

公开(公告)日：2012-03-20

申请号：US13175475

申请日：2011-07-01

申请人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286 ,  G11C19/184

摘要： An exemplary shift register includes a control circuit and an output circuit. The control circuit is electrically coupled to receive a start pulse signal, a first clock pulse signal and a power supply voltage and for generating an enable signal according to the start pulse signal and the first clock pulse signal. A logic low level of the first clock pulse signal is lower than a level of the power supply voltage. The output circuit is subjected to the control of the enable signal and for generating a gate driving signal according to a second clock pulse signal. The second clock pulse signal and the first clock pulse signal are phase-inverted with respect to each other, and a logic low level of the second clock pulse signal is higher than the level of the power supply voltage.

摘要翻译： 示例性移位寄存器包括控制电路和输出电路。 控制电路电耦合以接收起始脉冲信号，第一时钟脉冲信号和电源电压，并且用于根据起始脉冲信号和第一时钟脉冲信号产生使能信号。 第一时钟脉冲信号的逻辑低电平低于电源电压的电平。 对输出电路进行使能信号的控制，并根据第二时钟脉冲信号产生栅极驱动信号。 第二时钟脉冲信号和第一时钟脉冲信号相对于彼此相位反转，并且第二时钟脉冲信号的逻辑低电平高于电源电压的电平。

公开(公告)号：US20110228891A1

公开(公告)日：2011-09-22

申请号：US12837244

申请日：2010-07-15

申请人： Yu-Chung YANG ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Yu-Chung YANG ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/28

CPC分类号： G11C19/28 ,  G09G2310/0286 ,  G11C19/184

摘要： An exemplary shift register includes a plurality of transistors. The transistors are subjected to the control of a start pulse signal, a first clock signal and a second clock signal to generate a gate driving signal. The first clock signal and the second clock signal are phase-inverted with respect to each other. A logic low level of the first clock signal and another logic low level of the second clock signal are different from each other. Moreover, the transistors are negative threshold voltage transistors. A potential at the gate of the each of the transistors is lower than another potential at the source/drain of the transistor at the situation of the transistor being switched-off state.

摘要翻译： 示例性移位寄存器包括多个晶体管。 对晶体管进行起始脉冲信号，第一时钟信号和第二时钟信号的控制，以产生栅极驱动信号。 第一时钟信号和第二时钟信号相对于彼此相位反相。 第一时钟信号的逻辑低电平和第二时钟信号的另一个逻辑低电平彼此不同。 此外，晶体管是负阈值电压晶体管。 在晶体管处于截止状态的情况下，每个晶体管的栅极处的电位低于晶体管的源极/漏极处的另一个电位。

公开(公告)号：US20110216877A1

公开(公告)日：2011-09-08

申请号：US13110948

申请日：2011-05-19

申请人： Kuo-Hua Hsu ,  Chun-Hsin Liu ,  Yung-Chih Chen ,  Chih-Ying Lin ,  Kuo-Chang Su ,  Yu-Chung Yang

发明人： Kuo-Hua Hsu ,  Chun-Hsin Liu ,  Yung-Chih Chen ,  Chih-Ying Lin ,  Kuo-Chang Su ,  Yu-Chung Yang

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286

摘要： A shift register circuit with waveform-shaping function includes plural shift register stages. Each shift register stage includes a first input unit, a pull-up unit, a pull-down circuit, a second input unit, a control unit and a waveform-shaping unit. The first input unit is utilized for outputting a first driving control voltage in response to a first gate signal. The pull-up unit pulls up a second gate signal in response to the first driving control voltage. The pull-down circuit is employed to pull down the first driving control voltage and the second gate signal. The second input unit is utilized for outputting a second driving control voltage in response to the first gate signal. The control unit provides a control signal in response to the second driving control voltage and an auxiliary signal. The waveform-shaping unit performs a waveform-shaping operation on the second gate signal in response to the control signal.

摘要翻译： 具有波形整形功能的移位寄存器电路包括多个移位寄存器级。 每个移位寄存器级包括第一输入单元，上拉单元，下拉电路，第二输入单元，控制单元和波形整形单元。 第一输入单元用于响应于第一门信号输出第一驱动控制电压。 上拉单元响应于第一驱动控制电压拉起第二门信号。 下拉电路用于下拉第一驱动控制电压和第二栅极信号。 第二输入单元用于响应于第一门信号输出第二驱动控制电压。 控制单元响应于第二驱动控制电压和辅助信号提供控制信号。 波形整形单元响应于控制信号对第二门信号执行波形整形操作。

公开(公告)号：US08233584B2

公开(公告)日：2012-07-31

申请号：US13372796

申请日：2012-02-14

申请人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286 ,  G11C19/184

摘要： An exemplary shift register includes a control circuit and an output transistor. The control circuit has a start pulse signal input terminal, a first clock pulse signal input terminal and a power supply voltage input terminal and includes a first control transistor and a second control transistor. The output transistor is electrically coupled to the first control transistor and includes a gate driving signal output terminal and a second clock pulse signal input terminal. Moreover, the first control transistor, the second control transistor and the output transistor all are negative threshold voltage transistors.

摘要翻译： 示例性移位寄存器包括控制电路和输出晶体管。 控制电路具有起始脉冲信号输入端，第一时钟脉冲信号输入端和电源电压输入端，并具有第一控制晶体管和第二控制晶体管。 输出晶体管电耦合到第一控制晶体管，并且包括栅极驱动信号输出端和第二时钟脉冲信号输入端。 此外，第一控制晶体管，第二控制晶体管和输出晶体管都是负阈值电压晶体管。

公开(公告)号：US08422620B2

公开(公告)日：2013-04-16

申请号：US12607156

申请日：2009-10-28

申请人： Kuo-Chang Su ,  Tsung-Ting Tsai ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Kuo-Chang Su ,  Tsung-Ting Tsai ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/00

CPC分类号： G11C19/28

摘要： A shift register is provided and includes a first shift registering unit and a second shift registering unit. The first shift registering unit generates a first trigger signal at a first output terminal and includes a first pull-down circuit. The second shift registering unit receives the first trigger signal and generates a second trigger signal at a second output terminal. The first trigger signal and the second trigger signal are sequentially asserted. The second shift registering unit includes a second pull-down circuit. The first pull-down circuit and the second pull-down circuit perform pull-down operations at different times. When the first pull-down circuit does not perform the pull-down operation, the second pull-down circuit performs pull-down operations to the first output terminal.

摘要翻译： 提供一个移位寄存器，包括一个第一移位寄存单元和一个第二移位寄存单元。 第一移位寄存单元在第一输出端产生第一触发信号，并包括第一下拉电路。 第二移位寄存单元接收第一触发信号并在第二输出端产生第二触发信号。 第一触发信号和第二触发信号被依次断言。 第二移位登记单元包括第二下拉电路。 第一下拉电路和第二下拉电路在不同时间执行下拉操作。 当第一下拉电路不执行下拉操作时，第二下拉电路对第一输出端子执行下拉操作。

公开(公告)号：US08325127B2

公开(公告)日：2012-12-04

申请号：US12823237

申请日：2010-06-25

申请人： Chun-Huan Chang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Chun-Huan Chang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G06F3/038 ,  G11C19/00

CPC分类号： G11C19/287 ,  G09G3/20 ,  G09G3/3677 ,  G09G2310/0205 ,  G09G2310/0281 ,  G09G2310/0286 ,  G09G2310/0297 ,  G09G2310/06

摘要： The present invention relates to a shift register and GOA architecture of the same in a display panel comprising a substrate and a plurality of pixels spatially formed on the substrate defining a number of pixel rows, each pixel row having a height of H. The shift register has the plurality of shift register stages disposed spatially and sequentially on the substrate in such a way that the layout of each shift register stage has a height of (j*H), j being an integer greater than one. Each shift register stages is configured to generate j scanning signals for driving j neighboring pixel rows, respectively.

摘要翻译： 本发明涉及一种显示面板中的移位寄存器和GOA结构，包括基板和空间上形成在衬底上的多个像素，其限定多个像素行，每个像素行具有高度H.移位寄存器 具有多个移位寄存器级，以这样的方式在基板上空间和顺序地布置，使得每个移位寄存器级的布局具有（j * H）的高度，j是大于1的整数。 每个移位寄存器级被配置为分别产生用于驱动j个相邻像素行的j个扫描信号。