公开(公告)号：WO2014004916A1

公开(公告)日：2014-01-03

申请号：PCT/US2013/048334

申请日：2013-06-27

Applicant: INTEL CORPORATION ,  CHEN, Huimin ,  CHANG, Kok Hong

Inventor： CHEN, Huimin ,  CHANG, Kok Hong

IPC: G06F13/14 ,  G06F13/20

CPC classification number: G06F13/385 ,  G06F13/4295 ,  Y02D10/14 ,  Y02D10/151

Abstract: Systems and methods for detecting Input/Output (I/O) device connection are described herein. The method includes physically coupling an I/O device to a host port through a first signal line and a second signal line. The method also includes driving the first signal line or the second signal line high via an active buffer of the I/O device. The method also includes providing an acknowledgement signal from the host to the device through the other signal line that is not being driven high by the active buffer of the I/O device.

Abstract translation: 本文描述了用于检测输入/输出（I / O）设备连接的系统和方法。 该方法包括通过第一信号线和第二信号线将I / O设备物理耦合到主机端口。 该方法还包括经由I / O设备的主动缓冲器驱动第一信号线或第二信号线为高电平。 该方法还包括通过不被I / O设备的主动缓冲器驱动为高电平的另一条信号线，将来自主机的确认信号提供给设备。

公开(公告)号：WO2014004896A1

公开(公告)日：2014-01-03

申请号：PCT/US2013/048299

申请日：2013-06-27

Applicant: INTEL CORPORATION ,  CHEN, Huimin ,  CHANG, Kok Hong

Inventor： CHEN, Huimin ,  CHANG, Kok Hong

IPC: G06F1/32

CPC classification number: G06F13/4072 ,  G06F1/3253 ,  G06F2213/0042 ,  Y02D10/151

Abstract: Systems and method for operating a low power universal serial bus are described herein. A universal serial bus port includes a link layer and protocol layer that are compatible with a standard USB2 protocol. The link layer and protocol layer to control a physical layer for transmitting and receiving data on a pair of signal lines. The physical layer includes a fully-digital Low-Speed/Full-Speed (LS/FS) transceiver to transmit and receive data on the pair signal lines using single-ended digital communications on the pair of signal lines.

Abstract translation: 本文描述了用于操作低功率通用串行总线的系统和方法。 通用串行总线端口包括与标准USB2协议兼容的链路层和协议层。 链路层和协议层，用于控制物理层，用于在一对信号线上发送和接收数据。 物理层包括一个全数字低速/全速（LS / FS）收发器，用于使用信号线对上的单端数字通信在配对信号线上传输和接收数据。

公开(公告)号：WO2018004864A1

公开(公告)日：2018-01-04

申请号：PCT/US2017/033276

申请日：2017-05-18

Applicant: INTEL CORPORATION

Inventor： CHEN, Huimin

IPC: G06F13/42 ,  G06F13/40

CPC classification number: G06F13/102 ,  G06F13/16 ,  G06F13/20 ,  G06F13/4282 ,  G06F2213/0042

Abstract: Described is an apparatus comprising a first circuitry, a second circuitry, a third circuitry, and a fourth circuitry. The first circuitry may be an elastic buffer coupled to a received clock, a local clock, a received-clock data, and a local-clock data. The second circuitry may assert a first flag when a set of values on the received-clock data matches part of a skip ordered set. The third circuitry may assert a second flag when a set of values on the local-clock data matches part of the skip ordered set. The fourth circuitry may increment a count value upon assertion of the first flag and may stop incrementing the count value upon assertion of the second flag. In some embodiments, additional circuitries may extract a first timestamp from a packet, sum the first timestamp and the count value, and substitute the sum for the first timestamp within the packet.

Abstract translation: 描述了一种装置，包括第一电路，第二电路，第三电路和第四电路。 第一电路可以是耦合到接收时钟，本地时钟，接收时钟数据和本地时钟数据的弹性缓冲器。 当接收时钟数据上的一组值与跳过序组的一部分匹配时，第二电路可以断言第一标志。 当本地时钟数据上的一组值与跳过序组的一部分相匹配时，第三电路可以断言第二标志。 第四电路可以在断言第一标志时增加计数值，并且可以在断言第二标志时停止递增计数值。 在一些实施例中，附加电路可以从分组中提取第一时间戳，对第一时间戳和计数值进行求和，并将该和代入分组内的第一时间戳。

公开(公告)号：WO2014099533A1

公开(公告)日：2014-06-26

申请号：PCT/US2013/074315

申请日：2013-12-11

Applicant: INTEL CORPORATION ,  CHEN, Huimin ,  CHAN, Kok Hong ,  PHANG, Kian Leong ,  VADIVELU, Karthi R.

Inventor： CHEN, Huimin ,  CHAN, Kok Hong ,  PHANG, Kian Leong ,  VADIVELU, Karthi R.

IPC: G06F1/32 ,  G06F13/40

CPC classification number: G06F1/3253 ,  G06F1/26 ,  G06F1/3215 ,  G06F1/3278 ,  G06F13/4022 ,  Y02D10/151 ,  Y02D10/157

Abstract: Techniques for reducing idle power consumption of a port are described herein. An example method includes determining device presence using a pull-down resistor disposed in a downstream port. The method also includes initiating a low power state of a link between the downstream port and an upstream device. The method also includes disabling the pull-down resistor in response to initiating the low power state.

Abstract translation: 这里描述了用于减少端口的空闲功耗的技术。 示例性方法包括使用设置在下游端口中的下拉电阻来确定设备存在。 该方法还包括启动下游端口和上游设备之间的链路的低功率状态。 该方法还包括响应于启动低功率状态而禁用下拉电阻。

公开(公告)号：WO2014004924A1

公开(公告)日：2014-01-03

申请号：PCT/US2013/048356

申请日：2013-06-27

Applicant: INTEL CORPORATION ,  CHEN, Huimin ,  CHANG, Kok Hong

Inventor： CHEN, Huimin ,  CHANG, Kok Hong

IPC: G06F13/14 ,  G06F13/38

CPC classification number: G06F13/385 ,  G06F1/266 ,  G06F1/3209 ,  G06F1/3215 ,  G06F1/3253 ,  G06F11/3041 ,  G06F11/3051 ,  G06F11/3055 ,  G06F13/4282 ,  G06F2213/0042 ,  Y02D10/14 ,  Y02D10/151

Abstract: Systems and methods for operating a universal serial bus are described herein. The method includes sending packet data from a USB2 device to a USB2 host on a pair of signal lines, and after sending the packet data, sending an End-Of-Packet (EOP) signal from the USB2 device to the USB2 host. The method also includes, entering the USB2 device into idle state after sending the EOP signal. The method also includes sending a digital ping from the USB2 device to the USB2 host to indicate device presence during idle state.

Abstract translation: 这里描述了用于操作通用串行总线的系统和方法。 该方法包括从USB2设备向一对信号线上的USB2主机发送分组数据，并且在发送分组数据之后，从USB2设备向USB2主机发送分组结束（EOP）信号。 该方法还包括在发送EOP信号后进入空闲状态的USB2设备。 该方法还包括从USB2设备向USB2主机发送数字ping，以指示在空闲状态下的设备存在。