公开(公告)号：WO2012140299A1

公开(公告)日：2012-10-18

申请号：PCT/ES2012/070238

申请日：2012-04-10

Applicant: UNIVERSITAT DE BARCELONA ,  GASCÓN FORA, David ,  SANUY CHARLES, Andreu ,  GARRIDO BELTRAN, Lluís

Inventor： GASCÓN FORA, David ,  SANUY CHARLES, Andreu ,  GARRIDO BELTRAN, Lluís

IPC: G05F3/26 ,  H03F3/343

CPC classification number: H03F1/22 ,  H03F2200/261

Abstract: El primer circuito comprende una etapa de entrada para dividir una corriente de entrada en dos o más corrientes de salida, etapa gue comprende una etapa de base/puerta común formada por una pluralidad de transistores Q o ,... Q n dispuestos formando dos o más grupos de manera gue cada uno de ellos proporciona, en un respectivo nodo de salida a, b, una de las dos o más señales de corriente de salida. Para una realización preferida comprende además espejos de alta y baja ganancia conectados, respectivamente, al nodo de salida a del primer grupo y al nodo de salida b del segundo grupo, comprendiendo el espejo de corriente de alta ganancia un circuito de control para prevenir el mal funcionamiento de la etapa de base/puerta común en caso de altas corrientes de entrada.

Abstract translation: 第一电路包括用于将输入电流分成两个或更多个输出电流的输入级，所述级包括由多个晶体管Qo，... Qn形成的公共基极/栅极级，其被布置成形成两组或更多组，使得 每个组在相应的输出节点（a，b）处提供两个或更多个输出电流信号中的一个。 在优选实施例中，本发明还包括分别连接到第一组的输出节点（a）和第二组的输出节点（b）的高增益和低增益反射镜，所述高增益电流镜包括 控制电路，用于在高输入电流的情况下防止公共基极/栅极级的故障。

公开(公告)号：WO2012085677A1

公开(公告)日：2012-06-28

申请号：PCT/IB2011/003282

申请日：2011-12-19

Applicant: DIODES ZETEX SEMICONDUCTORS LIMITED ,  CASEY, David, Neil

Inventor： CASEY, David, Neil

IPC: H01L27/082 ,  H03F3/343 ,  H03K17/04 ,  H01L29/10 ,  H01L29/66

CPC classification number: C12M21/02 ,  C12M27/20 ,  C12M29/06 ,  C12M31/08 ,  H01L27/0823 ,  H01L29/1004 ,  H01L29/66272 ,  H01L2924/0002 ,  H03F3/3435 ,  H03K17/04113 ,  H03K17/615 ,  H01L2924/00

Abstract: In one embodiment, an apparatus includes a first transistor where the base of the first transistor is coupled to an input node. A second transistor is provided where the emitter of the first transistor is coupled to the base of the second transistor and the emitter of the second transistor is coupled to an output node. A third transistor is provided where the base of the third transistor is coupled to the input node. A fourth transistor is provided where the emitter of the third transistor is coupled to the base of the fourth transistor and the emitter of the fourth transistor is coupled to the output node and the base of the second transistor is coupled to the base of the fourth transistor. The base of the second transistor is coupled to the base of the fourth transistor through a shorting link.

Abstract translation: 在一个实施例中，一种装置包括第一晶体管，其中第一晶体管的基极耦合到输入节点。 提供第二晶体管，其中第一晶体管的发射极耦合到第二晶体管的基极，并且第二晶体管的发射极耦合到输出节点。 提供第三晶体管，其中第三晶体管的基极耦合到输入节点。 提供第四晶体管，其中第三晶体管的发射极耦合到第四晶体管的基极，并且第四晶体管的发射极耦合到输出节点，并且第二晶体管的基极耦合到第四晶体管的基极 。 第二晶体管的基极通过短路链路耦合到第四晶体管的基极。

公开(公告)号：WO2011111140A1

公开(公告)日：2011-09-15

申请号：PCT/JP2010/007110

申请日：2010-12-07

Applicant: パナソニック株式会社 ,  土方克昌 ,  岩井田峰之

Inventor： 土方克昌 ,  岩井田峰之

IPC: H03G1/04 ,  H03F1/02 ,  H03F1/22 ,  H03F1/26 ,  H03F1/32 ,  H03F3/343 ,  H03F3/68

CPC classification number: H03G1/0088 ,  H03F1/0261 ,  H03F1/0277 ,  H03F1/223 ,  H03F1/3205 ,  H03F3/211 ,  H03F2200/18 ,  H03F2200/27 ,  H03F2200/451 ,  H03F2200/555

Abstract: 　可変利得増幅器は、一端に入力信号が与えられる直流遮断容量（１）と、直流遮断容量（１）の他端の出力を増幅する可変トランジスタサイズの可変増幅部（４）と、可変増幅部（４）の出力に接続された負荷インピーダンス部（３）と、一端が直流遮断容量（１）の他端に接続されたバイアス抵抗（２）と、バイアス抵抗（２）の他端に可変バイアス電圧を印加する可変バイアス電圧生成部（５）と、可変増幅部（４）の実質的なトランジスタサイズを大きくする制御をするとき、可変バイアス電圧を下げる制御をし、可変増幅部（４）の実質的なトランジスタサイズを小さくする制御をするとき、可変バイアス電圧を上げる制御をする利得制御部（９）とを備えている。

Abstract translation: 公开了一种可变增益放大器，其具有：一个直流阻塞电容器（1），其一端被施加输入信号; 可变放大器（4），其具有可变的晶体管尺寸并放大从隔直电容器（1）的另一端产生的输出; 负载阻抗单元（3），其连接到所述活动放大器（4）的输出端; 偏置电阻器（2），其一端连接到隔直流电容器（1）的另一端; 可变偏置电压产生单元（5），其向偏置电阻器（2）的另一端施加可变偏置电压; 以及增益控制单元（9），当可变放大器（4）的晶体管尺寸基本上增大时减小可变偏置电压，并且当可变放大器（4）的晶体管尺寸基本上减小时增加可变偏置电压。

公开(公告)号：WO9105404A3

公开(公告)日：2004-04-22

申请号：PCT/US9005189

申请日：1990-09-13

Applicant: ANALOG DEVICES INC

Inventor： REAL PETER ,  ROBERTSON DAVID H

IPC: G05F3/26 ,  H03F3/345 ,  H03F3/343

CPC classification number: H03F3/345 ,  G05F3/262

Abstract: A cascoded current mirror (11) wherein provision is made for connection, such a buffering connection (17, 19), between the cascode portions (23, 13) of the current mirror (11) to provide feedback between such portions.

Abstract translation: 在电流镜（11）的共源共栅部分（23,13）之间提供用于连接这种缓冲连接（17,19）的级联电流镜（11），以在这些部分之间提供反馈。

公开(公告)号：WO01002925A1

公开(公告)日：2001-01-11

申请号：PCT/EP2000/006071

申请日：2000-06-29

IPC: G05F3/26 ,  H03F3/343

CPC classification number: G05F3/265

Abstract: A current mirror arrangement is described, comprising: an input current path comprising a main current path of a first current mirror transistor and a transistor connected thereto in a cascode configuration and referred to as first cascode transistor; an output current path comprising a main current path of a second current mirror transistor and a transistor connected thereto in a cascode configuration and referred to as second cascode transistor, and a current splitting circuit for deriving a part of a current from the first circuit point in the output terminal. To obtain an exact current mirror ratio which is larger than 1 between the input current path and the output current path, using a small number of components and low power supply voltages, the current mirror arrangement according to the invention is characterized in that: n is larger than 1; the current splitting circuit is adapted to split up the current from the first circuit point directly to the output terminal and a reference point in a ratio of m:1, in which the relation m = 1/(n-1) is at least substantially satisfied for m.

Abstract translation: 描述了电流镜装置，包括：输入电流路径，包括第一电流镜晶体管的主电流路径和以共源共栅结构连接的晶体管，并称为第一共源共栅晶体管; 输出电流路径包括第二电流镜晶体管的主电流路径和以共源共栅结构连接的晶体管，并称为第二共源共栅晶体管，以及分流电路，用于从第一电路镜像晶体管的第一电路点导出一部分电流 输出端子。 为了获得输入电流路径和输出电流路径之间大于1的精确电流镜像比，使用少量元件和低电源电压，根据本发明的电流镜装置的特征在于：n是 大于1; 电流分流电路适于将电流从第一电路点直接分配到输出端子，并且m = 1的比率的参考点，其中关系m = 1 /（n-1）至少基本上 满足于m。

公开(公告)号：WO9938254A3

公开(公告)日：1999-09-30

申请号：PCT/US9823438

申请日：1998-11-03

Applicant: MAXIM INTEGRATED PRODUCTS

Inventor： KOLLURI MADHAV V

IPC: H03F3/30 ,  H03F3/343 ,  H03F3/45

CPC classification number: H03F3/45291 ,  H03F3/3023 ,  H03F2203/45028 ,  H03F2203/45302

Abstract: Operational amplifiers with a gain enhancement apparatus and method result in a substantial improvement in the gain of such amplifiers without change in the gain of the signal amplifying transistors. The gain enhancement is achieved by providing a circuit for having one transistor in the folded cascode stage of the amplifier substantially track the operating conditions of another transistor in the folded cascode stage, thereby substantially eliminating the unbalanced differential drive from the differential input stage that would have been required to accommodate the Early effect in the second stage. This is particularly advantageous when driving MOS output drivers wherein large voltage excursions in the second stage are required, particularly when sinking current from a load.

Abstract translation: 具有增益增强装置和方法的运算放大器导致这种放大器的增益的显着提高，而不改变信号放大晶体管的增益。 通过提供用于使放大器的折叠共源共栅级中的一个晶体管基本跟踪折叠共源共栅级中的另一晶体管的操作条件的电路来实现增益增强，从而基本上消除了来自差分输入级的不平衡差分驱动， 被要求在第二阶段适应早期效应。 这在驱动MOS输出驱动器时特别有利，其中需要第二级中的大电压偏移，特别是当从负载吸收电流时。

公开(公告)号：WO99048196A1

公开(公告)日：1999-09-23

申请号：PCT/JP1998/001168

申请日：1998-03-19

IPC: H03F3/08 ,  H03F3/343 ,  H03F3/345 ,  H04B10/69

CPC classification number: H04B10/6932 ,  H03F3/08 ,  H03F3/082 ,  H03F3/343 ,  H03F3/3432 ,  H03F3/345 ,  H04B10/6931

Abstract: At the anode terminal of the photoreceptor element of an optical receiver, a large time constant occurs due to a parasitic capacitance. The optical receiver is constituted to compensate the fluctuation of the parasitic capacitance caused by the scatter in manufacturing, by constituting a variable negative-capacitance circuit composed mainly of an NPN type transistor which can operate at a high speed and equivalently reducing the parasitic capacitance which is generated in the photoreceptor element or when the element is mounted by connecting the output of the photoreceptor element to the input terminal of a preamplifier.

Abstract translation: 在光接收器的感光体元件的阳极端子处，由于寄生电容而产生大的时间常数。 光接收器被构成为通过构成主要由能够高速工作的NPN型晶体管构成的可变负电容电路，并且等效地降低寄生电容，来补偿由制造中的散射引起的寄生电容的波动 在感光体元件中产生，或者当通过将感光体元件的输出连接到前置放大器的输入端子来安装元件时。

公开(公告)号：WO99038254A2

公开(公告)日：1999-07-29

申请号：PCT/US1998/023438

申请日：1998-11-03

IPC: H03F3/30 ,  H03F3/343 ,  H03F3/45 ,  H03F

CPC classification number: H03F3/45291 ,  H03F3/3023 ,  H03F2203/45028 ,  H03F2203/45302

Abstract: Operational amplifiers with a gain enhancement apparatus and method result in a substantial improvement in the gain of such amplifiers without change in the gain of the signal amplifying transistors. The gain enhancement is achieved by providing a circuit for having one transistor in the folded cascode stage of the amplifier substantially track the operating conditions of another transistor in the folded cascode stage, thereby substantially eliminating the unbalanced differential drive from the differential input stage that would have been required to accommodate the Early effect in the second stage. This is particularly advantageous when driving MOS output drivers wherein large voltage excursions in the second stage are required, particularly when sinking current from a load.

Abstract translation: 具有增益增强装置和方法的运算放大器导致这种放大器的增益的实质性改进，而信号放大晶体管的增益没有变化。 通过提供一种用于在放大器的折叠共源共栅级中具有一个晶体管的电路基本上跟踪折叠共源共栅级中的另一晶体管的工作条件，从而基本上消除了将具有的差分输入级的不平衡差动驱动来实现增益增益 被要求适应第二阶段的早期效应。 当驱动MOS输出驱动器时，特别是当从负载吸收电流时，需要第二级中的大电压偏移，这是特别有利的。

公开(公告)号：WO9804037A3

公开(公告)日：1998-03-05

申请号：PCT/IB9700708

申请日：1997-06-17

Applicant: PHILIPS ELECTRONICS NV ,  PHILIPS NORDEN AB

Inventor： VOORMAN JOHANNES OTTO ,  VEENSTRA HUGO

IPC: H03B5/12 ,  H03F3/343 ,  H03F3/45 ,  H03H11/04 ,  H03H11/12

CPC classification number: H03H11/0422 ,  H03F3/343 ,  H03F3/45139 ,  H03F3/45542 ,  H03F2200/453 ,  H03F2203/45562

Abstract: An electronic circuit comprises coupled transconductors. The transconductors comprise two complementary differential pairs (P1/P2; N1/N2) whose outputs are connected directly to two output terminals (OA, OB). Two diodes (P3, N3) are arranged in series between the common terminals (BA, BB) of the differential pairs. The common-mode voltage of the differential pairs is available on the node (CM) between the two diodes (P3, N3). The common-mode voltage of the one transconductor (TR2) is used to control one of the bias current sources (P4) of the other transconductor (TR1) and, if desired, also that of the one transconductor (TR2). In this way the common-mode voltage on the output terminals (OA, OB) of the other transconductor (TR1) is fixed.

公开(公告)号：WO2021219799A1

公开(公告)日：2021-11-04

申请号：PCT/EP2021/061286

申请日：2021-04-29

Applicant: ZKW GROUP GMBH

Inventor： GUTH, Christian

IPC: G01R19/00 ,  G05F3/26 ,  H03K17/082 ,  H03F3/343 ,  H02H3/087

Abstract: Die Erfindung betrifft eine Fahrzeugschaltungsanordnung (1) zur überlastungsdetektierenden Versorgung einer elektrischen Last (2) mit einer Fahrzeugbordspannung (UFB), wobei die elektrische Last (2) eine vorgebbare Nennleistung aufweist, umfassend: - einen Fahrzeugbordspannungseingang (E1), - ein Steuergerät (3) zur Steuerung einer Fahrzeugfunktion, wobei das Steuergerät (3) einen integrierten Halbleiterbaustein (3a), z.B. einem System Basis Chip (SBC), aufweist, wobei der integrierte Halbleiterbaustein einen integrierten High-Side-Switch (S1) der mit dem Fahrzeugbordspannungseingang (E1) zur Durchschaltung einer an dem Fahrzeugbordspannungseingang (E1) anliegenden Fahrzeugbordspannung (UFB) auf einen High-Side-Switch Ausgang (A1) verbunden ist, wobei der High-Side-Switch Ausgang (A1) eine vorgegebene Stromtragfähigkeit aufweist und das Steuergerät (3) dazu eingerichtet ist, den Ausgangsstrom (IA1) des High-Side-Switch-Ausgangs (A1) zu erfassen, wobei eine Nennstromaufnahme der zu versorgenden Nennlast oberhalb der vorgegebenen Stromtragfähigkeit des High-Side-Switch-Ausgangs (A1) liegt.