-
公开(公告)号：WO2008065762A1
公开(公告)日：2008-06-05
申请号：PCT/JP2007/060353
申请日：2007-05-21
Applicant: 松下電器産業株式会社 , 小林 智史 , 中塚 淳二
CPC classification number: H03F1/08 , H03F1/34 , H03F3/45192 , H03F3/45475 , H03F3/45632 , H03F2203/45248 , H03F2203/45431 , H03F2203/45466 , H03F2203/45482 , H03F2203/45522 , H03F2203/45524 , H03F2203/45526 , H03F2203/45544 , H03F2203/45631 , H03F2203/45692
Abstract: 演算増幅器において、オペアンプ（演算増幅段）１０の入出力間には、負帰還接続されたフィードバック容量３４と、そのフィードバック容量３４に直列に接続された抵抗素子（抵抗部）３０とを有する位相調整回路１００とが備えられる。また、前記オペアンプ１０の出力側には、負荷容量（負荷部）３２が接続されて前記オペアンプ１０からの出力信号によって駆動される。前記負荷容量３２、３３における容量値が大きくなり、当該演算増幅器の位相余裕が最適値に対して過剰になったときには、抵抗素子３０の抵抗値Ｒ Ｏ を増加させて、演算増幅器の位相余裕を最適値の範囲に調整して高速なセトリング特性を実現する。従って、１段演算増幅器であっても適用可能な位相調整回路を提供し、更には演算増幅器自体の特性を高めて位相余裕を調整可能とすることによって、過渡応答が劣化した場合であっても高速なセトリング特性を実現することが可能となる。
Abstract translation: 在运算放大器中，在反相电容器（34）之间设置有与反馈电容器（34）串联连接的负反馈连接的反馈电容器（34）和电阻元件（电阻部分）（30）的相位调节电路（100） 运算放大器（运算放大器级）（10）的输出。 负载电容器（负载部分）（32）连接到运算放大器（10）的输出侧并由其输出信号驱动。 当负载电容器（32,33）的电容增加并且运算放大器的相位裕度相对于最佳值变得过大时，电阻元件（30）的电阻R SUB增加，并且 将运算放大器的相位裕度调节到最佳值的范围内，从而实现高速稳定特性。 因此，提供了甚至可应用于单级运算放大器的相位调节电路，即使当通过增强运算放大器本身的特性而使瞬态响应恶化时也实现了高速稳定特性，从而使得相位裕度可调。
-
公开(公告)号：WO2007080715A1
公开(公告)日：2007-07-19
申请号：PCT/JP2006/323815
申请日：2006-11-29
Inventor： 山本 雄治
CPC classification number: H03F3/2175 , H03M3/482 , H03M3/49 , H03M3/492
Abstract: アナログ領域の被変調波信号をディジタル領域の信号にアナログディジタル変換するバンドパス型デルタシグマＡ／Ｄ変換器を有するディジタル受信装置であって、バンドパス型デルタシグマＡ／Ｄ変換器の熱雑音と消費電力を低減することを目的とする。 ＩＦ信号ＳIFのレベルを検出する信号レベル検出部９ａと、その検出結果ＤＥＴaに基づいて、バンドパス型デルタシグマＡ／Ｄ変換器７に設けられているスイッチトキャパシタフィルタ７ｂの構成要素である遅延手段としての演算増幅器の動作電流を調整する電流制御部１０を設ける。そして、アンテナ１に誘起される電界強度が小さくなってＩＦ信号ＳIFのレベルが小さくなる程、演算増幅器の動作電流を小さくすることで、消費電力を低減し、アンテナ１に誘起される電界強度が大きくなってＩＦ信号ＳIFのレベルが大きくなる程、演算増幅器の動作電流を大きくして、熱雑音を低減する。
Abstract translation: 数字接收装置包括带通型ΔΣA/ D转换器，用于执行模拟数字转换，以将要在模拟区域中调制的信号转换为数字区域中的信号。 可以降低带通型Δ信号A / D转换器的热噪声和功耗。 数字接收装置包括用于检测IF信号SIF的电平的信号电平检测单元（9a）和用于根据检测结果DETa调整作为延迟装置的计算放大器的操作电流的电流控制单元（10） 布置在带通型Δ西格玛A / D转换器（7）中的开关电容滤波器（7b）的组件之一。 由于天线（1）感应的电场强度变小并且IF信号SIF的电平变低，所以使计算放大器的工作电流变小，从而降低功耗。 随着天线（1）感应的电场强度变大，IF信号SIF的电平变大，运算放大器的工作电流变大，从而降低热噪声。
-
公开(公告)号：WO2004023571A3
公开(公告)日：2004-07-22
申请号：PCT/US0327534
申请日：2003-09-04
Applicant: TRIAD SENSORS INC , SCHILLER PETER J
Inventor： SCHILLER PETER J
IPC: H01L41/04 , H01L41/113 , H03F3/70
CPC classification number: H01L41/042 , H01L41/1132
Abstract: The present invention provides a method for improving the performance of piezoelectric devices and interface electronics for the piezoelectric devices, wherein an electrical field bias is applied to a piezoelectric material during a normal operation of the piezoelectric devices.
Abstract translation: 本发明提供了一种用于提高压电器件的压电器件和接口电子器件的性能的方法，其中在压电器件的正常操作期间将电场偏压施加到压电材料。
-
公开(公告)号：WO2004021251A3
公开(公告)日：2004-06-17
申请号：PCT/US0326198
申请日：2003-08-20
Applicant: XILINX INC
Inventor： QUINN PATRICK J
Abstract: An apparatus and method for adding input voltage signals. First 206 and second 208 input voltage signals are respectively sampled onto first 218 and second 228 capacitors during a first clock phase 202. In response to a second clock phase 204, the first sampled input voltage 206 that is held on the first capacitor 218 is coupled to the negative input terminal 236 of an amplifier 230, and the second sampled voltage 208 held on the second capacitor 228 is coupled to the positive terminal 240 of the amplifier 230. A feedback voltage is provided from the amplifier output 216 to the negative amplifier input 236 via the first capacitor 218 during the second clock phase 204. The first 206 and second 208 input voltage signals are added at the amplifier 230 during the second clock phase 204 to output 216 the sum in response to the sampled input voltage signals and the output feedback, whereby the resulting transfer function is independent of capacitor mismatch and non-linearity.
Abstract translation: 一种用于增加输入电压信号的装置和方法。 在第一时钟相位202期间，第一206和第二208输入电压信号被分别采样到第一218和第二228个电容器上。响应于第二时钟相位204，保持在第一电容器218上的第一采样输入电压206被耦合 到放大器230的负输入端子236，并且保持在第二电容器228上的第二采样电压208耦合到放大器230的正端子240.反馈电压从放大器输出216提供给负放大器输入端 236在第二时钟相位204期间经由第一电容器218.第一206和第二208输入电压信号在第二时钟相位204期间在放大器230处相加，以输出216响应于采样的输入电压信号和输出 反馈，由此所得到的传递函数与电容器失配和非线性无关。
-
公开(公告)号：WO2004011950A3
公开(公告)日：2004-06-10
申请号：PCT/US0323450
申请日：2003-07-29
Applicant: AMPLIFICATION TECHNOLOGIES INC , SHUSHAKOV DIMTRY A , SHUBIN VITALY E
Inventor： SHUSHAKOV DIMTRY A , SHUBIN VITALY E
CPC classification number: H03F3/70 , H03F3/211 , H03F2203/21106 , H03F2203/21142
Abstract: A system and method providing for the detection of an input signal by distributing the input signal into independent signal components that are independently amplified. Detection of an input signal comprises generating (12) from the input signal a plurality of spatially separate elementary charges, each having a respective known number of elementary charges, the number of the plurality of spatially separate elementary charge components being a known monotonic function of the magnitude of said input signal; and independently amplifying (16) each of the plurality of signal charge packets, each signal charge packet having a second number of elementary charges greater than the respective known number by a respective amplification factor.
Abstract translation: 一种系统和方法，其通过将输入信号分配成独立放大的独立信号分量来提供对输入信号的检测。 输入信号的检测包括从输入信号生成（12）多个空间上分离的基本电荷，每个基本电荷具有相应的已知数量的基本电荷，多个空间上分离的基本电荷分量的数量是所述单个电荷分量的已知单调函数 所述输入信号的大小; 并且独立地放大（16）多个信号电荷分组中的每一个，每个信号电荷分组具有大于相应的已知数目的相应放大因子的第二数量的基本电荷。
-
Patent Agency Ranking
公开(公告)号：WO0191304A3
公开(公告)日：2003-08-28
申请号：PCT/US0116370
申请日：2001-05-21
Applicant: ANALOG DEVICES INC
Inventor： FERGUSON PAUL F JR , HAURIE XAVIER S , TEMES GABOR C
Abstract: Systems and methods receive a digital signal and generate an analog signal indicative thereof. In one embodiment, a system includes a DAC that receives a multi-bit digital signal, generates at least two analog signals each indicative of the multi-bit digital signal, and filters two or more of the at least two analog signals. In another embodiment, a system includes a DAC that receives digital input signals at an input data rate and outputs analog signals indicative of the digital signals to a signal conditioning stage at an output data rate different than the input data rate.
Abstract translation: 系统和方法接收数字信号并产生指示其的模拟信号。 在一个实施例中，系统包括DAC，其接收多位数字信号，产生每个指示多位数字信号的至少两个模拟信号，以及对至少两个模拟信号中的两个或更多个进行滤波。 在另一个实施例中，系统包括DAC，其以输入数据速率接收数字输入信号，并以与输入数据速率不同的输出数据速率将指示数字信号的模拟信号输出到信号调节级。
-
公开(公告)号：WO2022069122A1
公开(公告)日：2022-04-07
申请号：PCT/EP2021/073754
申请日：2021-08-27
Applicant: AMS INTERNATIONAL AG
Inventor： MICHEL, Fridolin
Abstract: A circuit arrangement (10) is provided which comprises an array of stages (11) for photon counting current to voltage conversion. Each stage (11) comprises a tunable operational transconductance amplifier (12) and a feedback network (16) forming a feedback loop of the operational transconductance amplifier (12). Each stage (11) is configured to provide an output signal as a function of an input signal that is provided to the amplifier input (13) of the operational transconductance amplifier (12), wherein the input signal comprises one or more current pulses and the output signal comprises one or more voltage pulses. With the tunable operational transconductance amplifier (12) the transconductance (gm) of a stage (11) can be tuned so that differences in peaking time and gain are avoided. Furthermore, an imaging device (24) and a method for operating a circuit arrangement (10) are provided.
-
公开(公告)号：WO2021149354A1
公开(公告)日：2021-07-29
申请号：PCT/JP2020/044209
申请日：2020-11-27
Applicant: ソニーセミコンダクタソリューションズ株式会社
Inventor： 神宮 宜克
Abstract: 電源電圧が制限された状況でスイッチングアンプの出力電圧を増加させる。 スイッチングアンプは、相補的に開閉する第１および第２のスイッチと、両端を電力合成器への入力とする容量とを備える。容量の両端は、第１および第２のスイッチの出力端に接続される。容量は、第１および第２のスイッチの動作に伴い、電源の供給を受ける。これにより、容量の電荷は、チャージポンプとして利用され、スイッチングアンプの動作周波数により出力電圧の昇圧または降圧に交互に使用され、波高が制御された矩形波電圧を発生させる。
-
公开(公告)号：WO2020260012A1
公开(公告)日：2020-12-30
申请号：PCT/EP2020/065996
申请日：2020-06-09
Applicant: AMS INTERNATIONAL AG
Abstract: An apparatus includes a differential current-to-voltage conversion circuit that includes an input sampling stage circuit, a differential integration and DC signal cancellation stage circuit, and an amplification and accumulator stage circuit. An input common mode voltage of the differential current-to-voltage circuit is independent of an output common mode voltage of the differential current-to-voltage circuit.
-
公开(公告)号：WO2020184075A1
公开(公告)日：2020-09-17
申请号：PCT/JP2020/006059
申请日：2020-02-17
Applicant: 株式会社デンソー
Inventor： 川原 彰悟
Abstract: サンプリング容量（Ｃｓ）と、第１スイッチ（Ｓ１）と、差動アンプ（２）と、参照電源（３）と、第２スイッチ（Ｓ２）と、第３スイッチ（Ｓ３）と、前記第１～第３スイッチをオン・オフ制御する制御部（４）とを備え、前記第２スイッチは、第１および第２のＭＯＳトランジスタ（Ｓ２Ａ、Ｓ２Ｂ）の直列回路と、前記第１および第２のＭＯＳトランジスタの共通接続点であるノード（Ｎ１）とグランドとの間に接続される電位保持容量（Ｃ１）を有し、前記第１のＭＯＳトランジスタのバックゲートは前記ノードに接続されたスイッチトキャパシタアンプ。
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.008 seconds)
