公开(公告)号：WO2013064936A1

公开(公告)日：2013-05-10

申请号：PCT/IB2012/055801

申请日：2012-10-22

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED ,  IBM (CHINA) INVESTMENT COMPANY LIMITED

Inventor： GUPTA, Lokesh, Mohan ,  ELEFTHERIOU, Evangelos, Stavros ,  KOLTSIDAS, Ioannis ,  HU, Xiao-Yu ,  PLETKA, Roman ,  HAAS, Robert ,  BENHASE, Michael, Thomas ,  KALOS, Matthew, Joseph

IPC: G06F12/06

CPC classification number: G06F12/122 ,  G06F3/0608 ,  G06F3/0652 ,  G06F3/0683 ,  G06F12/0253 ,  G06F12/0871 ,  G06F12/121 ,  G06F12/126 ,  G06F12/128 ,  G06F2212/222 ,  G06F2212/7205

Abstract: A method and computer program product for reclaiming space of a data storage memory of a data storage memory system, and a computer-implemented data storage memory system are provided. The method includes: determining heat metrics of data stored in the data storage memory; determining relocation metrics related to relocation of the data within the data storage memory; determining utility metrics of the data relating the heat metrics to the relocation metrics for the data; and making the data whose utility metric fails a utility metric threshold, available for space reclamation. Thus, data that otherwise may be evicted or demoted, but that meets or exceeds the utility metric threshold, is exempted from space reclamation and is instead maintained in the data storage memory.

Abstract translation: 提供了一种用于回收数据存储存储器系统的数据存储器的空间的方法和计算机程序产品，以及计算机实现的数据存储存储器系统。 该方法包括：确定存储在数据存储存储器中的数据的热量度; 确定与数据存储存储器内的数据的重新定位相关的重定位度量; 将与所述热量度量相关的数据的效用度量确定为所述数据的重定位度量; 并使其实用度量值的数据失效，可用于空间回收。 因此，否则可能被逐出或降级但满足或超过效用度量阈值的数据被免除空间回收，而是保留在数据存储存储器中。

公开(公告)号：WO2012106362A2

公开(公告)日：2012-08-09

申请号：PCT/US2012023373

申请日：2012-01-31

Applicant: FUSION IO INC ,  NELLANS DAVID ,  ATKISSON DAVID ,  PETERSON JIM ,  GARFF JEREMY ,  ZAPPE MIKE

Inventor： NELLANS DAVID ,  ATKISSON DAVID ,  PETERSON JIM ,  GARFF JEREMY ,  ZAPPE MIKE

IPC: G06F12/00 ,  G06F12/08

CPC classification number: G06F12/0833 ,  G06F3/0614 ,  G06F3/065 ,  G06F3/0655 ,  G06F3/0679 ,  G06F12/0804 ,  G06F12/128 ,  G06F2206/1014 ,  G06F2212/62 ,  G06F2212/69

Abstract: An apparatus, system, and method are disclosed for managing eviction of data. A cache write module 712 stores data on a non-volatile storage device 102 sequentially using a log-based storage structure 122 having a head region 128 and a tail region 124. A direct cache module 1016 caches data on the non-volatile storage device 102 using the log-based storage structure 122. The data is associated with storage operations between a host 114 and a backing store storage device 118. An eviction module 1014 evicts data of at least one region in succession from the log-based storage structure 122 starting with the tail region 124 and progressing toward the head region 128.

Abstract translation: 公开了一种用于管理数据驱逐的装置，系统和方法。 缓存写入模块712使用具有头部区域128和尾部区域124的基于日志的存储结构122顺序地将数据存储在非易失性存储设备102上。直接高速缓存模块1016将数据高速缓存在非易失性存储设备102上 使用基于日志的存储结构122.数据与主机114和后备存储存储设备118之间的存储操作相关联。逐出模块1014从基于日志的存储结构122开始逐渐地排除至少一个区域的数据 尾部区域124并朝向头部区域128前进。

公开(公告)号：WO2012100145A1

公开(公告)日：2012-07-26

申请号：PCT/US2012/022002

申请日：2012-01-20

Applicant: BLACKBIRD TECHNOLOGY HOLDINGS, INC. ,  NORAIR, John Peter

Inventor： NORAIR, John Peter

IPC: G06F12/00

CPC classification number: G06F3/061 ,  G06F3/0604 ,  G06F3/0608 ,  G06F3/0619 ,  G06F3/064 ,  G06F3/065 ,  G06F3/0652 ,  G06F3/0655 ,  G06F3/0673 ,  G06F3/0679 ,  G06F3/0688 ,  G06F12/02 ,  G06F12/0246 ,  G06F12/12 ,  G06F12/122 ,  G06F12/128 ,  G06F2212/20 ,  G06F2212/7202

Abstract: One or more circuits of a device may comprise a memory. A first portion of a first block of the memory may store program code andlor program data, a second portion of the first block may store an index associated with a second block of the memory, and a third portion of the first block may store an indication of a write status of the first portion. Each bit of the third portion of the first block may indicate whether an attempt to write data to a corresponding one or more words of the first portion of the first block has failed since the last erase of the corresponding one or more words of the first portion of the first block. Whether data to be written to a particular virtual address is written to the first block or the second block may depend on the write status of the blocks.

Abstract translation: 设备的一个或多个电路可以包括存储器。 存储器的第一块的第一部分可以存储程序代码和程序数据，第一块的第二部分可以存储与存储器的第二块相关联的索引，并且第一块的第三部分可以存储指示 的第一部分的写入状态。 第一块的第三部分的每个比特可以指示是否将第一部分的对应的一个或多个单词的数据的最后一次擦除写入到第一块的第一部分中的对应的一个或多个字的尝试失败 的第一块。 要写入特定虚拟地址的数据是否被写入第一块或第二块可能取决于块的写入状态。

公开(公告)号：WO2011103326A2

公开(公告)日：2011-08-25

申请号：PCT/US2011/025296

申请日：2011-02-17

Applicant: QUALCOMM INCORPORATED ,  SPEIER, Thomas Philip ,  DIEFFENDERFER, James Norris ,  SARTORIUS, Thomas Andrew

Inventor： SPEIER, Thomas Philip ,  DIEFFENDERFER, James Norris ,  SARTORIUS, Thomas Andrew

IPC: G06F12/08 ,  G06F12/12

CPC classification number: G06F12/0897 ,  G06F12/0804 ,  G06F12/128 ,  G06F2212/1028 ,  Y02D10/13

Abstract: Techniques and methods are used to reduce allocations to a higher level cache of cache lines displaced from a lower level cache. The allocations of the displaced cache lines are prevented for displaced cache lines that are determined to be redundant in the next level cache, whereby castouts are reduced. To such ends, a line is selected to be displaced in a lower level cache. Information associated with the selected line is identified which indicates that the selected line is present in a higher level cache or the selected line is a write-through line. An allocation of the selected line in the higher level cache is prevented based on the identified information. Preventing an allocation of the selected line saves power that would be associated with the allocation.

Abstract translation: 技术和方法用于减少从较低级别缓存中移位的高速缓存行的更高级缓存的分配。 对于在下一级高速缓存中被确定为冗余的移位高速缓存线，防止移位的高速缓存行的分配，从而减少了突发。 为此，选择在下一级缓存中移位的行。 识别与所选行相关联的信息，其指示所选择的行存在于较高级别的高速缓存中，或者所选行是直写行。 基于所识别的信息来防止在较高级别高速缓存中的所选行的分配。 防止所选线路的分配节省与分配相关联的功率。

公开(公告)号：WO2010135096A1

公开(公告)日：2010-11-25

申请号：PCT/US2010/034072

申请日：2010-05-07

Applicant: HOLA, INC. ,  VALENSKI, Ofer ,  SHRIBMAN, Derry, B.

Inventor： VALENSKI, Ofer ,  SHRIBMAN, Derry, B.

IPC: G06F13/00

CPC classification number: G06F12/0846 ,  G06F12/023 ,  G06F12/0842 ,  G06F12/0851 ,  G06F12/0871 ,  G06F12/0875 ,  G06F12/12 ,  G06F12/128 ,  G06F17/30132 ,  G06F2212/1044 ,  G06F2212/403 ,  G06F2212/452 ,  G06F2212/604 ,  G06F2212/6042 ,  G06F2212/621

Abstract: A system and method for increasing cache size is provided. Generally, the system contains a storage device having storage blocks therein and a memory. A processor is also provided, which is configured by the memory to perform the steps of: categorizing storage blocks within the storage device as within a first category of storage blocks if the storage blocks that are available to the system for storing data when needed; categorizing storage blocks within the storage device as within a second category of storage blocks if the storage blocks contain application data therein; and categorizing storage blocks within the storage device as within a third category of storage blocks if the storage blocks are storing cached data and are available for storing application data if no first category of storage blocks are available to the system

Abstract translation: 提供了一种用于增加高速缓存大小的系统和方法。 通常，系统包含其中具有存储块的存储设备和存储器。 还提供处理器，其由存储器配置以执行以下步骤：如果存储块可用于在需要时存储数据的存储块，则将存储设备内的存储块分类为存储块的第一类别; 如果所述存储块在其中包含应用数据，则将所述存储设备内的存储块分类为第二类别的存储块; 以及如果所述存储块正在存储高速缓存的数据并且如果没有所述第一类别的存储块可用于所述系统则可用于存储应用数据，则将所述存储设备内的存储块分类为存储块的第三类别

公开(公告)号：WO2010030715A3

公开(公告)日：2010-05-06

申请号：PCT/US2009056419

申请日：2009-09-09

Applicant: MICROSOFT CORP

Inventor： IYIGUN MEHMET ,  BAK YEVGENIY ,  FORTIN MICHAEL ,  FIELDS DAVID ,  ERGAN CENK ,  KIRSHENBAUM ALEXANDER

IPC: G06F9/06 ,  G06F1/32 ,  G06F3/06 ,  G06F12/02

CPC classification number: G06F12/0833 ,  G06F11/1441 ,  G06F12/0862 ,  G06F12/0866 ,  G06F12/128 ,  G06F12/14 ,  G06F2212/1052 ,  G06F2212/2022 ,  G06F2212/2146 ,  G06F2212/222 ,  G06F2212/466 ,  G06F2212/62 ,  Y02D10/13

Abstract: Embodiments of the invention provide techniques for ensuring that the contents of a non-volatile memory device may be relied upon as accurately reflecting data stored on disk storage across a power transition such as a reboot. For example, some embodiments of the invention provide techniques for determining whether the cache contents and/or or disk contents are modified during a power transition, causing cache contents to no longer accurately reflect data stored in disk storage. Further, some embodiments provide techniques for managing cache metadata during normal ("steady state") operations and across power transitions, ensuring that cache metadata may be efficiently accessed and reliably saved and restored across power transitions.

Abstract translation: 本发明的实施例提供了用于确保非易失性存储器件的内容可以被依赖于通过电源转换（例如重启）精确反映存储在磁盘存储器上的数据的技术。 例如，本发明的一些实施例提供了用于确定在功率转换期间高速缓存内容和/或/或内容是否被修改的技术，导致高速缓存内容不再准确地反映存储在磁盘存储器中的数据。 此外，一些实施例提供了用于在正常（“稳态”）操作期间和跨越功率转换的管理高速缓存元数据的技术，确保高速缓存元数据可以在功率转换之间被有效地访问并被可靠地保存和恢复。

公开(公告)号：WO2010030715A2

公开(公告)日：2010-03-18

申请号：PCT/US2009/056419

申请日：2009-09-09

Applicant: MICROSOFT CORPORATION

Inventor： IYIGUN, Mehmet ,  BAK, Yevgeniy ,  FORTIN, Michael ,  FIELDS, David ,  ERGAN, Cenk ,  KIRSHENBAUM, Alexander

IPC: G06F9/06 ,  G06F12/02 ,  G06F3/06 ,  G06F1/32

CPC classification number: G06F12/0833 ,  G06F11/1441 ,  G06F12/0862 ,  G06F12/0866 ,  G06F12/128 ,  G06F12/14 ,  G06F2212/1052 ,  G06F2212/2022 ,  G06F2212/2146 ,  G06F2212/222 ,  G06F2212/466 ,  G06F2212/62 ,  Y02D10/13

Abstract: Embodiments of the invention provide techniques for ensuring that the contents of a non-volatile memory device may be relied upon as accurately reflecting data stored on disk storage across a power transition such as a reboot. For example, some embodiments of the invention provide techniques for determining whether the cache contents and/or or disk contents are modified during a power transition, causing cache contents to no longer accurately reflect data stored in disk storage. Further, some embodiments provide techniques for managing cache metadata during normal ("steady state") operations and across power transitions, ensuring that cache metadata may be efficiently accessed and reliably saved and restored across power transitions.

Abstract translation: 本发明的实施例提供了用于确保非易失性存储器设备的内容可以被依赖为通过诸如重启之类的功率转变准确地反映存储在磁盘存储器上的数据的技术。 例如，本发明的一些实施例提供用于确定高速缓存内容和/或磁盘内容是否在电力转换期间被修改的技术，导致高速缓存内容不再准确地反映存储在磁盘存储器中的数据。 此外，一些实施例提供了用于在正常（“稳定状态”）操作期间和跨越功率转换期间管理高速缓存元数据的技术，确保高速访问高速缓存元数据并跨越电源转换可靠地保存和恢复高速缓存元数据。

公开(公告)号：WO2009088194A2

公开(公告)日：2009-07-16

申请号：PCT/KR2009/000034

申请日：2009-01-05

Applicant: 한국과학기술원 ,  박규호 ,  백승훈

Inventor： 박규호 ,  백승훈

IPC: G06F12/00

CPC classification number: G06F12/128 ,  G06F12/123

Abstract: 본 발명은 컴퓨터 저장장치에서의 프리페칭 데이터 관리 방법에 관한 것이다. 본 발명에 따른 컴퓨터 저장장치에서의 프리페칭 데이터 관리 방법은, 전체 캐시를 조각 캐시 단위로 관리하고, 조각 캐시들이 상류와 하류로 분할되며, 상기 상류는 상기 프리페칭된 블록 캐시와 상기 캐싱된 블록 캐시를 가지고, 상기 하류는 상기 캐싱된 블록 캐시만을 가지도록 제어하는 제 1과정, 상기 상류가 가질 수 있는 조각 캐시들의 수(Nu)를 프리페칭 적중률과 캐시 적중률 합의 미분값을 이용하여 갱신하는 제 2과정, 상기 상류에 포함된 조각 캐시의 수가 상기 갱신된 조각 캐시들의 수(Nu)보다 큰 경우, LRU(Least Recently Used) 정책에 따라 상류의 LRU 조각 캐시를 하류로 이동하되, 상기 조각 캐시의 프리페칭된 블록 캐시를 상기 전체 캐시에서 제거시키는 제 3과정을 포함한다.

Abstract translation: 本发明涉及一种计算机存储装置的预划数据管理方法。 在根据本发明的用于计算机存储设备的预划数据管理方法中，以片段高速缓存单元管理完整高速缓存，并且片段高速缓存在上游和下游被划分。 所述预分配数据管理方法包括：第一过程，其包括以下方式进行控制：在上游有所述预分块高速缓存和所述缓存块高速缓存，而在下游侧仅存在所述高速缓存块高速缓存; 使用所述预打击命中率和所述高速缓存命中率的总和的差值来更新所述上游侧可能存在的片段高速缓存的数量（Nu）的第二处理; 以及第三处理，其中，当包含在上游的分段高速缓冲存储器的数量大于上述提到的片段高速缓冲存储器的数量（Nu）时，根据LRU策略将上游LRU（最近使用的）片段高速缓存移动到下游 ，并且从所述完整高速缓存中消除所述片段高速缓存的预分割块高速缓存。

公开(公告)号：WO2008068797A1

公开(公告)日：2008-06-12

申请号：PCT/JP2006/323918

申请日：2006-11-30

Applicant: 富士通株式会社 ,  ▲葛▼毅 ,  多湖 真一郎

Inventor： ▲葛▼毅 ,  多湖 真一郎

IPC: G06F12/12 ,  G06F12/08

CPC classification number: G06F12/123 ,  G06F12/0811 ,  G06F12/128 ,  G06F2212/271

Abstract: 　キャッシュエントリの追い出し動作を効率的に実行可能な共有分散キャッシュシステムを提供することを目的とする。キャッシュシステムは、複数の処理装置と、複数の処理装置に結合される複数のキャッシュと、複数のキャッシュに結合され複数のキャッシュ間のデータ転送及び複数のキャッシュと主記憶装置との間のデータ転送を制御するコントローラを含み、コントローラは、各キャッシュ内でのエントリの古さ順を示す第１の情報と複数のキャッシュ全体でのエントリの古さ順を示す第２の情報とを各インデックス毎に格納するメモリと、複数の処理装置の１つが主記憶装置をアクセスする際に１つの処理装置に対応する１つのキャッシュからエントリを追い出す必要がある場合、追い出すエントリ及びその移動先を第１の情報及び第２の情報に応じて決定するロジック回路を含むことを特徴とする。

Abstract translation: 提供能够有效地执行高速缓存条目的清除操作的分布式共享缓存系统。 缓存系统的特征在于包括多个处理器，耦合到处理器的多个高速缓存，以及耦合到高速缓存并控制高速缓存之间以及高速缓存和主存储器之间的数据传输的控制器。 控制器的特征在于包括存储器，用于存储指示每个高速缓存中的条目的旧顺序的第一信息和指示每个索引的整个高速缓存中的条目的旧顺序的第二信息，以及用于如果一个 的处理器需要在访问主存储器时清除对应于一个处理器的一个缓存中的条目，根据第一和第二信息确定要清除的条目及其目的地。

公开(公告)号：WO2007137141A2

公开(公告)日：2007-11-29

申请号：PCT/US2007/069188

申请日：2007-05-17

Applicant: QUALCOMM INCORPORATED ,  AHMED, Muhammad

Inventor： AHMED, Muhammad

CPC classification number: G06F12/123 ,  G06F12/0859 ,  G06F12/126 ,  G06F12/128 ,  Y02D10/13

Abstract: Techniques for use in CDMA-based products and services, including replacing cache memory allocation so as to maximize residency of a plurality of set ways following a tag-miss allocation. Herein, steps forming a first-in, first-out (FIFO) replacement listing of victim ways for the cache memory, wherein the depth of the FIFO replacement listing approximately equals the number of ways in the cache set. The method and system place a victim way on the FIFO replacement listing only in the event that a tag-miss results in a tag-miss allocation, the victim way is placed at the tail of the FIFO replacement listing after any previously selected victim way. Use of a victim way on the FIFO replacement listing is prevented in the event of an incomplete prior allocation of the victim way by, for example, stalling a reuse request until such initial allocation of the victim way completes or replaying a reuse request until such initial allocation of the victim way completes.

Abstract translation: 在基于CDMA的产品和服务中使用的技术，包括替换高速缓存存储器分配，以便在标签错失分配之后最大化多个设置路径的驻留。 这里，形成用于高速缓冲存储器的受害方式的先入先出（FIFO）替换列表的步骤，其中FIFO替换列表的深度近似等于高速缓存集中的路数。 只有在标签错失导致标签错失分配的情况下，该方法和系统才会将受害者的方式置于FIFO替换列表中，受害者的方式将放置在先前选择的受害方式之后的FIFO替换列表的尾部。 在受害者方式的不完整的先前分配的情况下，通过停止重用请求直到受害方的初始分配完成或重放重用请求直到这样的初始化 受害方的分配完成。