公开(公告)号：WO2018167449A1

公开(公告)日：2018-09-20

申请号：PCT/GB2017/053408

申请日：2017-11-10

Applicant: ISOTOPX LTD

Inventor： VOLKOVOY, Vadim ,  JONES, Anthony Michael ,  TOOTELL, Damian Paul

IPC: H03F3/45 ,  H03F3/70 ,  H03F1/30 ,  H03F1/34

Abstract: A capacitive trans-impedance amplifier comprising a voltage amplifier having an inverting input terminal for connection to an input current source. A feed-back capacitor is coupled between the inverting input terminal and the output terminal to accumulate charges received from the input current source and to generate a feed-back voltage accordingly. A calibration unit includes a calibration capacitor electrically coupled, via a calibration switch, to the inverting input terminal and electrically coupled to the feed-back capacitor. The calibration unit is operable to switch the calibration switch to a calibration state permitting a discharge of a quantity of charge from the calibration capacitor to the feed-back capacitor. The capacitive trans-impedance amplifier is arranged to determine a voltage generated across the feed-back capacitor while the calibration switch is in the calibration state and to determine a capacitance value (C=Q/V) for the feed-back capacitor according to the value of the generated voltage (V) and the quantity of charge (Q).

公开(公告)号：WO2018099655A1

公开(公告)日：2018-06-07

申请号：PCT/EP2017/077127

申请日：2017-10-24

Applicant: AMS INTERNATIONAL AG

Inventor： FROEHLICH, Thomas ,  NIEDERBERGER, Mark ,  STEELE, Colin ,  BLATTMANN, Rene ,  CHRISTEN, Thomas ,  PERKTOLD, Lukas ,  PHAM, Duy-Dong

IPC: H03F1/26 ,  H03F1/34 ,  H03F3/181 ,  H03F3/45 ,  H03F3/70

Abstract: A MEMS sensor (1) comprises a MEMS transducer (10) being coupled to a MEMS interface circuit (20). The MEMS interface circuit (20) comprises a bias voltage generator (100), a differential amplifier (200), a capacitor (300) and a feedback control circuit (400). The bias voltage generator (100) generates a bias voltage (Vbias) for operating the MEMS transducer. The variable capacitor (300) is connected to one of the input nodes (I200a) of the differential amplifier (200). At least one of the output nodes (A200a, A200b) of the differential amplifier is coupled to a base terminal (T110) of an output filter (110) of the bias voltage generator (100).Any disturbing signal from the bias voltage generator (100) is a common-mode signal that is divided equally on the input nodes (I200a, I200b) of the differential amplifier (200) and is therefore rejected.

公开(公告)号：WO2015032373A3

公开(公告)日：2015-06-18

申请号：PCT/DE2013000624

申请日：2013-10-21

Applicant: ELMOS SEMICONDUCTOR AG

Inventor： SUNTKEN ARTUR

IPC: G01J1/46 ,  G08B13/191 ,  H03F3/45 ,  H03F3/70 ,  H03M3/00

CPC classification number: G01J5/10 ,  G01J1/46 ,  G08B13/191 ,  H03M1/12 ,  H03M3/424 ,  H03M3/458

Abstract: The invention relates to a device for operating a passive infrared detector (PIR). The passive infrared detector (PIR) is discharged by means of a discharging network (RG) during charging and preferably not during the measurement. The discharging network (RG) and the infrared detector (PIR) are connected to an analog-to-digital converter (ADC), which converts the signal of the infrared detector into a digital signal on the output bus T at least at times. The output (T) of the analog-to-digital converter (ADC) is connected to a subsequent digital filter (DF). The bus bandwidth of the output (Out) of the digital filter (DF) is typically greater than the bus bandwidth of the output (T) of the analog-to-digital converter (ADC).

Abstract translation: 本发明公开了一种用于操作无源红外检测器（PIR）的装置。 这里，被动红外探测器（PIR）充电时，并且优选地不期间测量在Entladenetzwerk（RG）被排出。 所述Entladenetzwerk（RG）和红外探测器（PIR）被连接到连接到所述至少一个暂时模拟 - 数字转换器（ADC），所述红外检测器的信号转换为数字信号的输出T. 该模拟数字转换器（ADC）的输出（T）是（DF）向连接的后续数字滤波器。 这里，数字滤波器的输出（OUT）的总线带宽（DF）通常比模拟数字转换器（ADC）的输出（T）的总线带宽。

公开(公告)号：WO2013108499A1

公开(公告)日：2013-07-25

申请号：PCT/JP2012/081456

申请日：2012-12-05

Applicant: 三菱電機株式会社 ,  冨澤 淳 ,  西川 和康 ,  諸熊 健一

Inventor： 冨澤　淳 ,  西川　和康 ,  諸熊　健一

IPC: H03F1/34 ,  G01D5/24 ,  G01R27/26 ,  H03F3/70

CPC classification number: G01R27/2605 ,  H03F3/45192 ,  H03F3/45475 ,  H03F3/45932 ,  H03F2203/45422 ,  H03F2203/45424 ,  H03F2203/45512 ,  H03F2203/45536 ,  H03F2203/45544 ,  H03F2203/45561 ,  H03F2203/45674 ,  H03F2203/45676

Abstract: 　連続時間型ＣＶ変換器を構成する半導体集積回路において、ＭＯＳ抵抗の高抵抗状態を維持可能な技術を提供することを目的とする。半導体集積回路は、一対の容量型センサＣＳＮ，ＣＳＰと、差動増幅器Ａ１と、直列接続された導電型が互いに異なる第１ＭＯＳトランジスタ対ＭＮ１，ＭＰ１を有する第１ＭＯＳ抵抗Ｒ１と、直列接続された導電型が互いに異なる第２ＭＯＳトランジスタ対ＭＮ２，ＭＰ２を有する第２ＭＯＳ抵抗Ｒ２と、第１負荷容量ＣＬＰと、第２負荷容量ＣＬＮと、バイアス回路Ｂとを備える。バイアス回路Ｂは、差動増幅器Ａ１の差動出力端子の電圧に基づいて、第１及び第２ＭＯＳ抵抗Ｒ１，Ｒ２の抵抗を制御する。

Abstract translation: 本发明的目的是提供一种在构成连续C-V转换器的半导体集成电路中可以保持MOS电阻的高电阻状态的技术。 该半导体集成电路具备：一对电容式传感器（CSN，CSP）; 差分放大器（A1）; 第一MOS电阻器（R1），其包括串联连接的导电类型不同的一对第一MOS晶体管（MN1，MP1）; 第二MOS电阻器（R2），其包括串联连接的导电类型不同的一对第二MOS晶体管（MN2，MP2）; 第一负载电容（CLP）; 第二负载电容（CLN）; 和偏置电路（B）。 偏置电路（B）基于差分放大器（A1）的差分输出端子处的电压来控制第一和第二MOS电阻器（R1，R2）的电阻。

公开(公告)号：WO2013072950A1

公开(公告)日：2013-05-23

申请号：PCT/JP2011/006349

申请日：2011-11-14

Applicant: 富士電機株式会社 ,  鈴木 健 ,  松尾 直之 ,  木代 雅巳

Inventor： 鈴木　健 ,  松尾　直之 ,  木代　雅巳

IPC: H03F3/70 ,  H03F3/45 ,  H03G3/10

CPC classification number: H03G1/0023 ,  G01D5/24 ,  G01L9/08 ,  G01L9/12 ,  G01P15/125 ,  G01R27/025 ,  G01R29/24 ,  G01R31/2829 ,  H03F3/45183 ,  H03F3/45286 ,  H03F3/45475 ,  H03F3/70 ,  H03F2203/45521 ,  H03F2203/45526

Abstract: 　差動増幅回路の入力側のゲイン調整を容易に行うことができる電荷検出回路を提供する。電荷発生型センサ及び容量変化型センサの何れかで構成される物理量検出センサ２１，２２の一端を差動増幅回路１の負極入力端子に接続し、他端を前記差動増幅回路１の正極入力端子に接続している。前記差動増幅回路１の出力端子と前記負極入力端子との間にはフィードバック抵抗Ｒｆ及びフィードバック容量Ｃｆを並列に接続し、且つ前記差動増幅回路１の正極入力端子と基準電圧との間にはキャンセル抵抗Ｒｃ及びキャンセル容量Ｃｃを並列に接続している。前記差動増幅回路１の正負の差動入力が個別入力される２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２の少なくとも一方のドレイン電圧を調整するドレイン電圧調整回路１２，１３を設け、前記正負の差動入力の少なくとも一方のゲイン調整を可能とした。

Abstract translation: 提供一种能够容易地在差分放大电路的输入侧进行增益调整的电荷检测电路。 由电荷产生传感器或可变电容式传感器构成的物理量检测传感器（21,22）的一端连接到差分放大电路（1）中的负极输入端子，另一端 连接到差分放大电路（1）中的正极输入端子。 反馈电阻器（Rf）和反馈电容器（Cf）并联连接在差分放大电路（1）的输出端子和负极输入端子之间，消除电阻器（Rc）和消除电容器（Cc） 在正极输入端子和差分放大电路（1）中的参考电压之间并联连接。 提供调节来自差分放大电路（1）输入的正/负差分输入的两个场效应晶体管（FET1，FET2）中至少一个的漏极电压的漏极电压调节电路（12,13） ，并且使得正或负差分输入中的至少一个的增益调整成为可能。

公开(公告)号：WO2011139000A1

公开(公告)日：2011-11-10

申请号：PCT/KR2010/003516

申请日：2010-06-01

Applicant: 서울대학교산학협력단 ,  정덕균 ,  이상윤 ,  임동혁 ,  최우석

Inventor： 정덕균 ,  이상윤 ,  임동혁 ,  최우석

IPC: H03K19/0948 ,  H03F3/70 ,  H03F3/45

CPC classification number: H03F3/70 ,  H03F3/45179 ,  H03F2203/45512

Abstract: 본 발명은 캐스코드 연결된 한 쌍의 PMOS 트랜지스터의 각각의 게이트 사이와, 캐스코드 연결된 한 쌍의 NMOS 트랜지스터의 각각의 게이트 사이에 부트스트랩 캐패시터를 설치하고, 데이터 샘플링 단계(Φ 1 )에서는 전류기근을 통해 PMOS 트랜지스터와 NMOS 트랜지스터를 모두 약반전 동작시켜 부트스트랩 캐패시터에 입력 전압(V IN )과 기준전압(V BP , V BN ) 사이의 전위차에 대응된 전하를 저장하였다가, 전하전달 단계(Φ 2A )에서는 입력전압이 극성에 따라 NMOS 트랜지스터 쌍 또는 PMOS 트랜지스터 쌍 중 어느 한 쌍을 강반전으로 구동하고 다른 한 쌍은 컷오프 동작하도록 하여 넓은 대역폭을 확보하도록 하고, 전하전달 후 정상상태 단계(Φ 2B )에서는 PMOS 트랜지스터와 NMOS 트랜지스터를 모두 약반전 회귀시켜 높은 이득과 함께 전력소모를 방지하는 방식을 제공한다.

Abstract translation: 在一对级联连接的PMOS晶体管的栅极和一对级联连接的NMOS晶体管的栅极之间分别安装自举电容器。 在数据采样步骤（F1）中，所有PMOS晶体管和NMOS晶体管都通过电流不足而弱反转，使得对应于输入电压（VIN）和参考电压（VBP，VBN）之间的电位差的电荷存储在 自举电容 在电荷转移步骤（F2A）中，输入电压根据极性强制地颠倒NMOS晶体管对或PMOS晶体管对中的一个，并且剩余的一对被切断，从而确保宽带宽。 在电荷转移之后，在正常状态步骤（F2B）中，所有PMOS晶体管和NMOS晶体管都返回到弱反转状态，以获得高增益并防止浪费电力。

公开(公告)号：WO2009081743A1

公开(公告)日：2009-07-02

申请号：PCT/JP2008/072475

申请日：2008-12-11

Applicant: ソニー株式会社 ,  清水目 和年 ,  秦 郁朗 ,  石塚 輝

Inventor： 清水目 和年 ,  秦 郁朗 ,  石塚 輝

IPC: G01R31/316 ,  G01R31/28 ,  H03F3/70

CPC classification number: G01R31/3163 ,  G01R31/318536

Abstract: 　アナログＬＳＩの試験における観測性および制御性を向上させる。入力端子ＩＮ１乃至ＩＮ３から入力されたアナログ信号はトランジスタ３０１乃至３０３を介して拡散層領域２２１、２２３および２２５に供給され、電荷として蓄積される。ゲート電極２１１乃至２１６に交互に接続される信号線１２１および１２２にクロック信号が与えられることにより、蓄積されていた電荷が右方向に転送される。拡散層領域２２１、２２３および２２５には電荷電圧変換アンプ４１１乃至４１３が接続され、蓄積されていた電荷は電圧に変換されて出力端子ＶＯＵＴ１乃至ＶＯＵＴ３にアナログ信号として出力される。拡散層領域２２０にはスキャンイン端子Ｓｉｎが接続され、拡散層領域２２５には電荷電圧変換アンプ４０１を介してスキャンアウト端子Ｓｏｕｔが接続される。

Abstract translation: 可以提高模拟LSI测试中的观察和可控性。 从输入端子（IN1〜IN3）输入的模拟信号通过晶体管（301〜303）供给到扩散层区域（221,223,225），作为电荷蓄积。 时钟信号被提供给交替地连接到栅极电极（211至216）的信号线（121,122），以将积累的电荷向右转移。 扩散层区域（221,223,225）与电荷/电压转换放大器（411〜413）连接。 累积的电荷被转换为电压并作为模拟信号输出到输出端子（VOUT1至VOUT3）。 扩散层区域（220）连接到扫描端子Sin。 扩散层区域（225）经由电荷/电压转换放大器（401）连接到扫描输出端子（Sout）。

公开(公告)号：WO2006041085A1

公开(公告)日：2006-04-20

申请号：PCT/JP2005/018782

申请日：2005-10-12

Applicant: ソニー株式会社 ,  尾野 孝一 ,  瀬上 雅博

Inventor： 尾野 孝一 ,  瀬上 雅博

IPC: H03M1/14 ,  H03M1/12 ,  H03F3/70 ,  H03M1/10 ,  H03M1/44

CPC classification number: H03F3/45717 ,  G11C27/026 ,  H03F2203/45634 ,  H03F2203/45726 ,  H03M1/1245 ,  H03M1/145

Abstract: 　ソース接地入力オペアンプを用いたスイッチトキャパシタサンプルホールド回路において、オペアンプにフィードフォワード回路またはフィードバック回路を設け、スイッチを介してオペアンプの帰還容量に接続し、入力コモン電圧または出力の中点電圧を検出し参照電圧との差をあらかじめ帰還容量にプリチャージすることによりオペアンプの増幅時の出力動作点の変動を抑えた。

Abstract translation: 使用源极接地输入运算放大器的开关电容器采样保持电路。 该运算电路具有通过开关与运算放大器的反馈电容器连接的前馈电路或反馈电路。 检测输入公共电压或输出的中点电压，以预先用与基准电压的差预充电反馈电容，从而抑制放大运算放大器时的输出工作点的波动。

公开(公告)号：WO2005036738A1

公开(公告)日：2005-04-21

申请号：PCT/ES2004/070072

申请日：2004-09-21

Applicant: CONSEJO SUPERIOR DE INVESTIGACIONES CIENTÍFICAS ,  RAMOS MARTOS, Juan

Inventor： RAMOS MARTOS, Juan

IPC: H03F3/70

CPC classification number: H03F3/70 ,  H03F1/30 ,  H03F1/34 ,  H03F3/45475

Abstract: El circuito objeto de la presente invención está orientado a su uso en amplificadores de carga, proporcionando una estabilización continua de su punto de operación. La invención es especialmente apropiada para circuitos integrados, en los que la realización de resistencias de alto valor es costosa en área, e introduce parásitos importantes. Mediante el circuito objeto de la presente invención se ha demostrado la posibilidad de construir resistencias de más de 100 gigaohmios. Campos específicos de aplicación son: sensores microelectromecánicos capacitivos, transductores ópticos y piezoeléctricos, y en cualquier aplicación que requiera la medida de carga acumulada o la integración de corriente eléctrica. La invención es igualmente adecuada para su realización en circuitos integrados que necesiten constantes de tiempo muy largas, como integradores o filtros analógicos.

Abstract translation: 本发明涉及一种电子电路及其在电荷放大器中的应用，例如从其工作点提供连续稳定。 本发明特别适用于提供高值电阻器在面积方面是昂贵的并引入显着的干扰的集成电路。 本发明的电路表明可以构建超过100千兆赫的电阻器。 本发明可用于以下具体领域：微机电电容传感器，压电和光​​学换能器，以及需要测量累积电荷或电流积分的任何应用。 本发明还可以用于需要非常大的时间常数的集成电路中，例如模拟滤波器或积分器。

公开(公告)号：WO0191303A3

公开(公告)日：2003-03-13

申请号：PCT/US0116259

申请日：2001-05-21

Applicant: ANALOG DEVICES INC

Inventor： HAURIE XAVIER S ,  FERGUSON PAUL F JR

IPC: H03M1/66 ,  H03F3/70 ,  H03M1/80

CPC classification number: H03M1/804

Abstract: Systems, methods, and integrated circuits employ switch capacitor technology for digital to analog conversion. In one embodiment a DAC receives a multi-bit digital signal. The DAC has a switch capacitor network with a plurality of sub DACs. Each of the sub DACs receives an associated bit of the multi-bit digital signal. The capacitance within each of the sub DACs receives an amount of charge in response to the associate bit. At least two of the sub DACs share charge with one another, and the network outputs at least one analog signal indicative of a sum of values of each bit in the multi-bit digital signal.

Abstract translation: 系统，方法和集成电路采用开关电容技术进行数模转换。 在一个实施例中，DAC接收多位数字信号。 DAC具有具有多个子DAC的开关电容器网络。 每个子DAC接收多位数字信号的关联位。 每个子DAC内的电容响应于关联位而接收一定量的电荷。 至少两个子DAC彼此共享电荷，并且网络输出表示多位数字信号中每个位的值的和的至少一个模拟信号。