公开(公告)号：WO2015183316A1

公开(公告)日：2015-12-03

申请号：PCT/US2014/040321

申请日：2014-05-30

Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, L. P.

Inventor： GRAEFE, Goetz

IPC: G06F11/08 ,  G06F17/30

CPC classification number: G06F17/30073 ,  G06F7/08 ,  G06F11/08 ,  G06F11/1469 ,  G06F17/30 ,  G06F17/30368 ,  G06F2201/84

Abstract: Systems and methods associated with partially sorted log archives are disclosed. One example method for restoring a database includes restoring members of a set of database pages originally stored on a failed media device in the database. Restoring a member of the set of pages includes loading an image of the member of the set of database pages from a backup. Restoring the member of the set of database pages also includes applying log entries associated with the member of the set of database pages to the image. The log entries may have been recorded after the image of the member of the set of database pages was taken. The log entries may be retrieved from a partially sorted log archive. Restoring the member of the set of database pages also includes writing the database page to a replacement media.

Abstract translation: 公开了与部分排序的日志归档相关联的系统和方法。 恢复数据库的一个示例性方法包括恢复原始存储在数据库中的故障媒体设备上的一组数据库页面的成员。 恢复一组页面的成员包括从备份中加载数据库页面成员的映像。 还原数据库页面的成员还包括将与数据库页面集合的成员相关联的日志条目应用于映像。 在采集数据库页面成员的图像之后，可能会记录日志条目。 可以从部分排序的日志归档中检索日志条目。 还原数据库页面的成员还包括将数据库页面写入更换介质。

公开(公告)号：WO2015182835A1

公开(公告)日：2015-12-03

申请号：PCT/KR2014/011091

申请日：2014-11-18

Applicant: 삼성에스디에스 주식회사

Inventor： 남궁영환 ,  김다운 ,  홍정훈

IPC: G06F11/08

CPC classification number: G06F17/30371 ,  G06F17/30997 ,  G11B20/18

Abstract: 데이터 처리 시스템 및 방법이 개시된다. 본 발명의 일 실시예에 따른 데이터 처리 시스템은, 입력 데이터, 및 상기 입력 데이터의 구조에 관한 메타 데이터를 입력받고, 상기 메타 데이터를 기반으로 상기 입력 데이터가 정상 데이터인지 또는 비정상 데이터인지 여부를 판별하는 데이터 판별부; 상기 정상 데이터가 저장되는 제 1 저장부; 상기 비정상 데이터가 저장되는 제 2 저장부; 및 상기 정상 데이터와 동일한 구조를 갖도록 상기 제 2 저장부에 저장된 상기 비정상 데이터를 수정하고, 수정된 상기 비정상 데이터를 상기 제 1 저장부에 저장하는 데이터 처리부를 포함한다.

Abstract translation: 公开了一种用于处理数据的系统和方法。 根据本发明的实施例的用于处理数据的系统包括：数据确定单元，用于接收关于输入数据的结构的输入数据和元数据，并且基于元数据来确定输入数据是正常数据还是异常数据 ; 用于存储正常数据的第一存储单元; 用于存储异常数据的第二存储单元; 以及数据处理单元，用于修改存储在第二存储单元中的异常数据以具有与正常数据相同的结构，并将修改的异常数据存储在第一存储单元中。

公开(公告)号：WO2015112170A1

公开(公告)日：2015-07-30

申请号：PCT/US2014/013113

申请日：2014-01-27

Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.

Inventor： SPEKTOR, Adam ,  GRUNZWEIG, Nathan ,  FEYGIN, Lena

IPC: G06F9/38 ,  G06F11/08

CPC classification number: G06F8/71 ,  G06F11/08 ,  G06F11/3668 ,  G06F11/3672

Abstract: Example embodiments relate to continuous integration with reusable context aware jobs. An example method may include accessing a build pipeline that includes multiple jobs that are reusable and configurable. The method may include retrieving a version of code for a software application, where the version of code is related to a context. The method may include configuring the jobs of the build pipeline according to the context. The method may include testing the version of code using the build pipeline with the configured jobs.

Abstract translation: 示例实施例涉及与可重复使用的上下文感知作业的连续集成。 示例性方法可以包括访问包括可重用和可配置的多个作业的构建管线。 该方法可以包括检索用于软件应用的代码版本，其中代码的版本与上下文相关联。 该方法可以包括根据上下文配置构建流水线的作业。 该方法可以包括使用具有已配置作业的构建管道来测试代码的版本。

公开(公告)号：WO2014189344A1

公开(公告)日：2014-11-27

申请号：PCT/KR2014/004679

申请日：2014-05-26

Applicant: 고려대학교 산학협력단

Inventor： 김선욱 ,  정동하

IPC: G06F12/08 ,  G06F11/08

CPC classification number: G06F11/1068 ,  G06F12/0802 ,  Y02D10/13

Abstract: 본 발명은 캐시에 있어, 더티(dirty) 데이터를 저장하는 신뢰 캐시; 및 클린(clean) 데이터를 저장하는 비신뢰 캐시;를 포함하되, 상기 캐시는 상기 신뢰 캐시와 상기 비신뢰 캐시에 기지정된 비율로 캐시 영역을 할당하여 동작을 시작하며, 상기 비신뢰 캐시는 상기 신뢰 캐시보다 낮은 전압이 공급되는 캐시를 제공한다.

Abstract translation: 本发明提供了一种缓存，包括：用于存储脏数据的可靠缓存; 以及用于存储干净数据的不可靠缓存，其中高速缓存开始以预定比率分配的高速缓存区域到可靠高速缓存和不可靠高速缓存的操作，并且不可靠高速缓存具有比其低的供应电压 可靠的缓存。

公开(公告)号：WO2014120148A1

公开(公告)日：2014-08-07

申请号：PCT/US2013/023810

申请日：2013-01-30

Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.

Inventor： LESARTRE, Gregg, B. ,  MORRIS, Dale, C. ,  HERRELL, Russ, W. ,  GAITHER, Blaine, D.

IPC: G06F13/14 ,  G06F13/38 ,  G06F11/08

CPC classification number: G06F11/0781 ,  G06F11/0709 ,  G06F11/0751 ,  G06F11/0772 ,  G06F11/0793

Abstract: A technique includes receiving an alert indicator in a distributed computer system that includes a plurality of computing nodes coupled together by cluster interconnection fabric. The alert indicator indicates detection of a fault in a first computing node of the plurality of computing nodes. The technique indicates regulating communication between the first computing node and at least one of the other computing nodes in response to the alert indicator to contain error propagation due to the fault within the first computing node.

Abstract translation: 一种技术包括在分布式计算机系统中接收警报指示符，所述分布式计算机系统包括通过集群互连结构耦合在一起的多个计算节点。 警报指示器指示检测多个计算节点中的第一计算节点中的故障。 该技术指示响应于警报指示器来调节第一计算节点和其他计算节点中的至少一个之间的通信以包含由于第一计算节点内的故障引起的错误传播。

公开(公告)号：WO2014116301A1

公开(公告)日：2014-07-31

申请号：PCT/US2013/049480

申请日：2013-07-05

Applicant: CALIFORNIA INSTITUTE OF TECHNOLOGY ,  TEXAS A&M UNIVERSITY SYSTEM ,  JIANG, Anxiao ,  LI, Yue ,  EN GAD, Eyal ,  LANGBERG, Michael ,  BRUCK, Jehoshua

Inventor： JIANG, Anxiao ,  LI, Yue ,  EN GAD, Eyal ,  LANGBERG, Michael ,  BRUCK, Jehoshua

IPC: G06F11/08 ,  G11C29/52 ,  H03M13/00

CPC classification number: G06F3/0619 ,  G06F3/064 ,  G06F3/0679 ,  G06F11/1012 ,  G06F11/1068 ,  G06F12/0246 ,  G11C11/5628 ,  G11C11/5642 ,  G11C17/146 ,  G11C2029/0411 ,  H03M13/13

Abstract: Both rewriting and error correction are technologies usable for non-volatile memories, such as flash memories. A coding scheme is disclosed herein that combines rewriting and error correction for the write-once memory model. In some embodiments, code construction is based on polar codes, and supports any number of rewrites and corrects a substantial number of errors. The code may be analyzed for a binary symmetric channel. The results can be extended to multi-level cells and more general noise models.

Abstract translation: 重写和纠错都是可用于诸如闪存之类的非易失性存储器的技术。 本文公开的一种编码方案结合了一次写入存储器模型的重写和纠错。 在一些实施例中，代码构造基于极性代码，并且支持任何数量的重写并校正大量错误。 可以分析二进制对称信道的码。 结果可以扩展到多级单元和更一般的噪声模型。

公开(公告)号：WO2014070200A1

公开(公告)日：2014-05-08

申请号：PCT/US2012/063421

申请日：2012-11-02

Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.

Inventor： LI, Sheng ,  JOUPPI, Norman Paul ,  YOON, Doe Hyun

IPC: G06F11/08 ,  G11C29/42

CPC classification number: G06F11/0787 ,  G06F11/073 ,  G06F11/1048 ,  G06F12/0875 ,  G06F2212/45 ,  G11C7/20 ,  G11C29/028 ,  G11C29/42 ,  G11C29/52 ,  G11C2029/0411

Abstract: Example methods, systems, and apparatus to provide selective memory error protection and memory access granularity are disclosed herein. An example system includes a memory controller to determine a selected memory mode based on a request. The memory mode indicates that a memory page is to store a corresponding type of error protection information and is to store data for retrieval using a corresponding access granularity. The memory controller is to store the data and the error protection information in the memory page for retrieval using the error protection information and the access granularity.

Abstract translation: 本文公开了提供选择性存储器错误保护和存储器访问粒度的示例性方法，系统和装置。 示例系统包括存储器控制器，用于基于请求确定选择的存储器模式。 存储器模式指示存储器页面存储相应类型的错误保护信息，并且是使用对应的访问粒度来存储用于检索的数据。 存储器控制器将使用错误保护信息和访问粒度将数据和错误保护信息存储在存储器页面中以进行检索。

公开(公告)号：WO2014051462A1

公开(公告)日：2014-04-03

申请号：PCT/RU2013/000579

申请日：2013-07-09

Applicant: ФЕДОРОВ, Андрей Рюрикович

Inventor： МАРОВ, Алексей Валерьевич ,  УТЕШЕВ, Алексей Юрьевич

IPC: G06F11/08 ,  G11C29/52

CPC classification number: G06F11/1096 ,  G06F11/1004 ,  G06F11/1068 ,  G06F11/1076 ,  G11C16/3404 ,  H03M13/134 ,  H03M13/15 ,  H03M13/152

Abstract: Изобретение относится к системам обнаружения и исправления ошибок данных на носителях информации. Разделяют область памяти запоминающего устройства на информационные зоны одинакового размера, выбранные из разных частей запоминающего устройства, и контрольные зоны, также выбранные из различных частей запоминающего устройства. Записывают каждую группу подлежащих запоминанию данных в виде набора кодовых слов в соответствующую информационную зону. Находят с помощью вычислительного блока три эталонных контрольных суммы S 0 ,S 1 ,S 2 , каждую по соответствующей заранее установленной формуле, записывают эталонные контрольные суммы в виде кодового слова с тем же номером в соответствующую контрольную зону. При отказе или повреждении части запоминающего устройства и при выявлении искажений данных, вычисляют с помощью вычислительного блока текущие контрольные суммы по формулам для каждого набора кодовых слов с одинаковыми номерами во всех информационных зонах. Используют значения хранящихся эталонных контрольных сумм и значения текущих контрольных сумм для восстановления утраченных данных, при решении систем уравнений. Число уравнений в системе зависит от количества отказавших или поврежденных зон запоминающего устройства.

Abstract translation: 本发明涉及用于检测和纠正信息存储介质上的数据错误的系统。 存储装置的存储空间被划分为从存储装置的不同部分选择的相同大小的信息区域以及也从存储装置的不同部分中选择的控制区域。 要存储的每组数据是写入相应信息区的一组码字的形式。 借助于计算单元建立三个参考控制和S 0，S 1，S 2，每个参考控制和S都按照相应的预设公式建立，并且参考控制和以与相同编号的代码字的形式写入 相应的控制区。 在存储装置的一部分发生故障或损坏的情况下，并且在识别数据损坏的情况下，根据所有信息区中具有相同号码的每组代码字的公式计算当前控制量 借助于计算单元。 存储的参考控制和的值和当前控制和的值被用于恢复丢失的数据，其中解决方程组。 系统中的等式数量取决于存储设备中故障或故障区域的数量。

公开(公告)号：WO2013184651A1

公开(公告)日：2013-12-12

申请号：PCT/US2013/044061

申请日：2013-06-04

Applicant: MICRON TECHNOLOGY, INC.

Inventor： TROIA, Alberto

IPC: G06F11/00 ,  G06F11/08 ,  G06F13/38

CPC classification number: G06F3/0619 ,  G06F3/0665 ,  G06F3/0689 ,  G06F11/10 ,  G06F11/1016 ,  G06F13/16

Abstract: A method for improving address integrity in a memory system generates error correction data corresponding to a memory address. The error correction data is transmitted to a memory device over an address bus coincident with transmitting a no-operation instruction over a command bus.

Abstract translation: 一种用于提高存储器系统中的地址完整性的方法产生对应于存储器地址的纠错数据。 通过与通过命令总线发送无操作指令一致的地址总线将错误校正数据发送到存储器件。

公开(公告)号：WO2013110138A1

公开(公告)日：2013-08-01

申请号：PCT/AU2013/000066

申请日：2013-01-25

Applicant: ALDRIDGE TRAFFIC CONTROLLERS PTY LIMITED

Inventor： YOUNG, Malcolm ,  BULL, Andrew James ,  LEMON, Robert, Wayne ,  MILAZZO, Paul ,  ANGILLEY, Phil

IPC: G08G1/095 ,  G06F11/08

CPC classification number: G06F11/1004 ,  G06F21/554 ,  G08G1/04 ,  G08G1/042 ,  G08G1/07

Abstract: A system (1 ) for controlling a traffic signal includes a traffic controller (6) which has a communications interface (8) having a 25-pin RS232 communication port (9) for physically stably engaging with an external memory device in the form of a self-contained and portable memory module (10). Module (10) contains first data (11) indicative of the predetermined profile and second data (12) indicative of the coding of the first data. Controller (6) includes an on-board memory device (15) containing third data (13) and fourth data (14) that are derived from the first data (11) and the second data (12). A processor (16) is responsive to third data (13) to control the sets of traffic lights (3) and (4) in accordance with the predetermined profile, and responsive to third data (13) and the fourth data (14) for selectively raising an alert signal.

Abstract translation: 一种用于控制交通信号灯的系统（1）包括交通控制器（6），其具有通信接口（8），该通信接口具有一个25针RS232通信端口（9），用于物理上稳定地与外部存储设备接合， 独立和便携式存储器模块（10）。 模块（10）包含指示预定配置文件的第一数据（11）和指示第一数据的编码的第二数据（12）。 控制器（6）包括从第一数据（11）和第二数据（12）导出的包含第三数据（13）和第四数据（14）的板上存储器件（15）。 处理器（16）响应于第三数据（13），以根据预定简档来控制交通信号灯（3）和（4）的集合，并且响应于第三数据（13）和第四数据（14），用于 选择性地提高警报信号。