公开(公告)号：WO2010090328A1

公开(公告)日：2010-08-12

申请号：PCT/JP2010/051878

申请日：2010-02-09

Applicant: 株式会社 東芝 ,  金井 達徳 ,  樽家 昌也 ,  山田 裕

Inventor： 金井　達徳 ,  樽家　昌也 ,  山田　裕

IPC: G06F7/58

CPC classification number: G06F7/588 ,  H04L9/0866

Abstract: 　本発明の一態様としての乱数発生回路は、第１の論理値に対応する高抵抗状態になり、前記第１の論理値と異なる第２の論理値に対応する低抵抗状態にもなるＭＴＪ（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ）素子と、前記ＭＴＪ素子が前記高抵抗状態であるときは前記ＭＴＪ素子を前記高抵抗状態から前記低抵抗状態に確率的に反転させる第１の電流、前記ＭＴＪ素子が前記低抵抗状態であるときは前記ＭＴＪ素子を前記低抵抗状態から前記高抵抗状態に確率的に反転させる第２の電流のいずれか一方を前記ＭＴＪ素子に与える、制御回路と、を備える。

Abstract translation: 随机数生成电路具有对应于第一逻辑值的高电阻状态的MTJ（磁性隧道结）元件，并且可以处于与不同于第一逻辑值的第二逻辑值相对应的低电阻状态 第一逻辑值; 以及控制电路，当MTJ元件处于高电阻状态时，MTJ元件提供第一电流以使MTJ元件从高电阻状态随机转移到低电阻状态，或者使第二电流随机地反向 MTJ元件从低电阻状态到高电阻状态时，MTJ元件处于低电阻状态。

公开(公告)号：WO2010067847A1

公开(公告)日：2010-06-17

申请号：PCT/JP2009/070702

申请日：2009-12-10

Applicant: 株式会社 東芝 ,  樽家 昌也 ,  金井 達徳 ,  山田 裕

Inventor： 樽家　昌也 ,  金井　達徳 ,  山田　裕

IPC: G06F12/16 ,  G11C29/42

CPC classification number: G06F11/1076 ,  G06F3/0619 ,  G06F3/064 ,  G06F3/0673 ,  G06F11/08 ,  G06F11/1012 ,  G06F11/1048 ,  G06F11/1666 ,  G11C29/42 ,  H03M13/19

Abstract: 　メモリシステムは、書き込み対象のデータＤｉｎの冗長化符号処理を行い、所定値をとるビットの個数が全ビット数の半分以下となるデータＲＤｉｎを生成する符号処理回路１００と、前記符号処理回路により生成されるデータＲＤｉｎが書き込まれるメモリ１２０と、を備える。

Abstract translation: 存储器系统配备有对要写入的目标数据（Din）进行冗余编码并生成数据（RDin）的编码处理电路（100），其中取规定值的位数为 总数，以及由上述编码处理电路生成的数据（RDin）写入的存储器（120）。

公开(公告)号：WO2011030410A1

公开(公告)日：2011-03-17

申请号：PCT/JP2009/065741

申请日：2009-09-09

Applicant: 株式会社 東芝 ,  樽家 昌也 ,  金井 達徳 ,  山田 裕 ,  吉田 英樹

Inventor： 樽家　昌也 ,  金井　達徳 ,  山田　裕 ,  吉田　英樹

IPC: G11C29/42 ,  G06F12/16

CPC classification number: G06F11/1048 ,  G11C2029/0411

Abstract: 　データビットと、データビットの反転の有無を示す付加ビットと、データビット及び付加ビットの誤り訂正のための検査ビットとを有するデータをメモリから読み出し、データビット及び付加ビットの誤り訂正を行い、誤り訂正された付加ビットの値が１である場合はデータビットの反転を行ってメモリからの読み出しデータとして出力し、誤り訂正された付加ビットの値が０である場合はデータビットの反転を行わずにメモリからの読み出しデータとして出力する。

Abstract translation: 存储器装置从存储器中读取包括数据位的数据，表示存在数据位的反转的开销位，以及用于校正数据位和开销位中的错误的校验位，然后对数据位进行纠错， 开销位。 当纠错开销位的值为1时，数据位被反相，并作为从存储器读取的数据输出。 当错误校正开销位的值为0时，数据位作为读取数据从存储器输出，而不被反相。

公开(公告)号：WO2011033626A1

公开(公告)日：2011-03-24

申请号：PCT/JP2009/066167

申请日：2009-09-16

Applicant: 株式会社 東芝 ,  金井 達徳 ,  山田 裕 ,  吉田 英樹 ,  樽家 昌也

Inventor： 金井　達徳 ,  山田　裕 ,  吉田　英樹 ,  樽家　昌也

IPC: G06F1/30

CPC classification number: G06F1/3275 ,  Y02D10/13 ,  Y02D10/14

Abstract: 　小容量の不揮発性メモリ４を大容量の不揮発性メモリ５より先に待機モードから実行モードへ切り替えることで、低消費電力状態から処理再開までに要する時間を短縮し、外部からの入力データ（割込みの発生）に対する応答時間を短縮させる。

Abstract translation: 公开了一种在大容量非易失性存储器（5）之前将小容量非易失性存储器（4）从空闲模式切换到执行模式的计算机系统，从而减少了从省电状态重新启动处理所需的时间， 减少对外部输入数据的响应（中断发生）。