Abstract:
本発明は、回路規模を抑制しつつ、動作周波数も十分実現可能な範囲に抑え、メモリアクセスの制御も容易に行うことをできるようにする復号方法および復号装置、並びにプログラムに関する。LDPC(Low Density Parity Check)符号の元の検査行列に対して、行置換と列置換のうちの一方または両方を行って得られる変換検査行列を用いて、LDPC符号が復号される。この場合に、P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を構成行列として、変換検査行列は、複数の構成行列の組合せで表される。チェックノード計算部302は、チェックノードの演算を、P個同時に行い、バリアブルノード計算部304は、バリアブルノードの演算を、P個同時に行う。
Abstract translation:提供了一种能够将操作频率抑制到能够充分实现的范围的解码方法,解码装置和程序,并且在抑制电路尺寸的同时容易地执行存储器访问的控制。 LDPC(低密度奇偶校验)码通过使用获得LDPC码的元素的检查矩阵的行替换和列替换中的一个或两个的转换检查矩阵来解码。 在这种情况下,转换检查矩阵可以由多个构成矩阵的组合来表示,例如单位矩阵P x P,单位矩阵的一个或多个成分1变为0的准单位矩阵, 单位矩阵或准单位矩阵循环移位的移位矩阵,作为单位矩阵,准单位矩阵和移位矩阵中的至少两个的和的和矩阵,或P的0矩阵 x P.一个校验节点计算部分(302)同时执行P个校验节点的计算,而可变节点计算部分(304)同时执行P个可变节点的计算。