公开(公告)号：WO2004102810A1

公开(公告)日：2004-11-25

申请号：PCT/JP2004/005551

申请日：2004-04-19

Applicant: ソニー株式会社 ,  横川 峰志 ,  菅 真紀子 ,  飯田 康博 ,  菊池 敦

Inventor： 横川 峰志 ,  菅 真紀子 ,  飯田 康博 ,  菊池 敦

IPC: H03M13/09

CPC classification number: H03M13/616 ,  H03M13/1134 ,  H03M13/116 ,  H03M13/1168 ,  H03M13/1185 ,  H03M13/1188 ,  H03M13/6566 ,  H03M13/6577

Abstract: 本発明は、回路規模を抑制しつつ、動作周波数も十分実現可能な範囲に抑え、メモリアクセスの制御も容易に行うことをできるようにする復号方法および復号装置、並びにプログラムに関する。LDPC(Low Density Parity Check)符号の元の検査行列に対して、行置換と列置換のうちの一方または両方を行って得られる変換検査行列を用いて、LDPC符号が復号される。この場合に、P×Pの単位行列、その単位行列のコンポーネントである１のうちの１個以上が０になった行列である準単位行列、単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの０行列を構成行列として、変換検査行列は、複数の構成行列の組合せで表される。チェックノード計算部３０２は、チェックノードの演算を、P個同時に行い、バリアブルノード計算部３０４は、バリアブルノードの演算を、P個同時に行う。

Abstract translation: 提供了一种能够将操作频率抑制到能够充分实现的范围的解码方法，解码装置和程序，并且在抑制电路尺寸的同时容易地执行存储器访问的控制。 LDPC（低密度奇偶校验）码通过使用获得LDPC码的元素的检查矩阵的行替换和列替换中的一个或两个的转换检查矩阵来解码。 在这种情况下，转换检查矩阵可以由多个构成矩阵的组合来表示，例如单位矩阵P x P，单位矩阵的一个或多个成分1变为0的准单位矩阵， 单位矩阵或准单位矩阵循环移位的移位矩阵，作为单位矩阵，准单位矩阵和移位矩阵中的至少两个的和的和矩阵，或P的0矩阵 x P.一个校验节点计算部分（302）同时执行P个校验节点的计算，而可变节点计算部分（304）同时执行P个可变节点的计算。

公开(公告)号：WO2009069627A1

公开(公告)日：2009-06-04

申请号：PCT/JP2008/071398

申请日：2008-11-26

Applicant: ソニー株式会社 ,  横川 峰志 ,  山本 真紀子 ,  岡田 諭志 ,  阪井 塁 ,  池谷 亮志

Inventor： 横川 峰志 ,  山本 真紀子 ,  岡田 諭志 ,  阪井 塁 ,  池谷 亮志

IPC: H03M13/19

CPC classification number: H03M13/1102 ,  H03M13/27 ,  H03M13/356

Abstract: 本発明は、データのエラーに対する耐性を向上させることができるデータ処理装置、及びデータ処理方法に関する。 LDPC符号の符号ビットを、シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、mbビットの符号ビットが入れ替えられて、入れ替え後の符号ビットが、b個のシンボルのシンボルビットとされる。mが4で、bが2のとき、4×2ビットの符号ビットと、連続する2個のシンボルの4×2ビットのシンボルビットの最上位ビットからi+1ビット目を、それぞれb i とy i とすると、例えば、b 0 はy 7 に、b 1 はy 5 に、b 2 はy 2 に、b 3 はy 6 に、b 4 はy 3 に、b 5 はy 0 に、b 6 はy 1 に、b 7 はy 4 に、それぞれ割り当てる入れ替えが行われる。本発明は、例えば、LDPC符号を伝送する伝送システム等に適用できる。

Abstract translation: 本发明涉及一种数据处理装置，其数据处理方法可以改善其对数据的误差的抵抗力。 根据分配规则，通过该规则将LDPC码的码位分配给符号位以表示符号，重新排列mb比特的码比特，重排后的码比特变为b符号的符号比特。 当假设m = 4，b = 2，并且4×2位的码位和从4×2位的符号位的最高有效位开始的位（第（i + 1）位） 两个连续的符号分别由bi和yi表示，进行重排，例如，b0重新排列为y7，b1重新排列为y5，b2重新排列为y2，b3重新排列为y6，b4重新排列为y3， b5重新排列为y0，b6重新排列为y1，b7重新排列为y4。 本发明可以应用于例如用于发送LDPC码的传输系统等。

公开(公告)号：WO2009069622A1

公开(公告)日：2009-06-04

申请号：PCT/JP2008/071389

申请日：2008-11-26

Applicant: ソニー株式会社 ,  横川 峰志 ,  山本 真紀子

Inventor： 横川 峰志 ,  山本 真紀子

IPC: H03M13/19 ,  H03M13/27

CPC classification number: H03M13/11 ,  H03M13/255 ,  H03M13/2703

Abstract: 本発明は、バースト誤りや、イレージャ等の、LDPC符号の符号ビットのエラーに対する耐性を向上させることができるデータ処理装置、及びデータ処理方法に関する。 LDPC(Low Density Parity Check)符号の2ビット以上の符号ビットが１個のシンボルとされる場合において、カラムツイストインターリーバ２４は、検査行列の任意の１行にある1に対応する複数の符号ビットが、１個のシンボルにマッピングされないように、LDPC符号の符号ビットを並び替える並び替え処理を行う。本発明は、例えば、LDPC符号を送信する送信装置に適用できる。

Abstract translation: 本发明涉及一种数据处理装置，其数据处理方法可以改善对诸如LDPC码的码位的突发错误或擦除错误的错误的抵抗能力。 当一个符号由LDPC（低密度奇偶校验）码的码位的两个或多个比特构成时，列扭转交织器（24）执行重排处理，其中LDPC码的码比特重新排列， 执行映射，其中对应于校验矩阵的一个任意行中的“1”的多个码位映射到一个符号。 本发明可以应用于例如用于发送LDPC码的发送装置。

公开(公告)号：WO2009069621A1

公开(公告)日：2009-06-04

申请号：PCT/JP2008/071388

申请日：2008-11-26

Applicant: ソニー株式会社 ,  横川 峰志 ,  山本 真紀子

Inventor： 横川 峰志 ,  山本 真紀子

IPC: H03M13/19 ,  H03M13/27

CPC classification number: H03M13/11 ,  H03M13/255 ,  H03M13/2703

Abstract: 本発明は、バースト誤りや、イレージャ等の、LDPC符号の符号ビットのエラーに対する耐性を向上させることができるデータ処理装置、及びデータ処理方法に関する。 LDPC(Low Density Parity Check)符号の2ビット以上の符号ビットが１個のシンボルとされる場合において、カラムツイストインターリーバ２４は、検査行列の任意の１行にある1に対応する複数の符号ビットが、１個のシンボルにマッピングされないように、LDPC符号の符号ビットを並び替える並び替え処理を行う。本発明は、例えば、LDPC符号を送信する送信装置に適用できる。

Abstract translation: 可以提高对诸如突发错误或擦除之类的LDPC码的码位的错误的抵抗能力的数据处理装置和方法。 如果LDPC（低密度奇偶校验）码的两个或多个码位是一个符号，则列扭曲交织器（24）执行重排处理以重新排列LDPC码的码位，使得在一个任意的对应于1的码比特 检查矩阵的行不被一个符号映射。 数据处理装置和方法可以应用于例如发射机来发送LDPC码。

公开(公告)号：WO2009031529A1

公开(公告)日：2009-03-12

申请号：PCT/JP2008/065751

申请日：2008-09-02

Applicant: 日本放送協会 ,  ソニー株式会社 ,  橋本 明記 ,  鈴木 陽一 ,  木村 武史 ,  正源 和義 ,  田中 祥次 ,  筋誡 久 ,  小島 政明 ,  山本 真紀子 ,  横川 峰志 ,  二見 哲宏 ,  松本 英之 ,  池田 保

Inventor： 橋本 明記 ,  鈴木 陽一 ,  木村 武史 ,  正源 和義 ,  田中 祥次 ,  筋誡 久 ,  小島 政明 ,  山本 真紀子 ,  横川 峰志 ,  二見 哲宏 ,  松本 英之 ,  池田 保

IPC: H03M13/19 ,  H04L27/36

CPC classification number: H04L27/3416 ,  H03M13/036 ,  H03M13/1165 ,  H03M13/152 ,  H03M13/255 ,  H03M13/2707 ,  H03M13/2906 ,  H04L1/0003 ,  H04L1/0009 ,  H04L1/0057 ,  H04L1/0071 ,  H04L2001/0093

Abstract: 【課題】誤り訂正符号ごとに、最適な信号点の配置を行うことで、伝送特性の劣化を防止する。 【解決手段】LDPC符号化部１１－１は、符号化率が２７／４０等の特定の値のLDPC符号による誤り訂正符号化を行う。LDPC符号は、例えば、16APSK変調され、又は32APSK変調されて伝送される。16APSK変調及び32APSK変調の信号点は、各符号化率のLDPC符号ごとに、最適な位置に配置されている。本発明は、例えば、BSディジタル放送システム等に適用できる。

Abstract translation: [问题]通过为每个纠错码最合适地设置信号点来防止传输特性的劣化。 解决问题的手段LDPC编码部（11-1）通过使用LDPC码进行纠错编码，使得其编码率是27/40等特定值。 对LDPC码进行例如16 APSK调制或32 APSK调制并发送。 16和32 APSK调制的信号点被布置在最适合于每个编码率的LDPC码的位置。 本发明可以应用于例如BS数字广播系统。

公开(公告)号：WO2009104319A1

公开(公告)日：2009-08-27

申请号：PCT/JP2008/071406

申请日：2008-11-26

Applicant: ソニー株式会社 ,  横川 峰志 ,  山本 真紀子 ,  岡田 諭志 ,  阪井 塁

Inventor： 横川 峰志 ,  山本 真紀子 ,  岡田 諭志 ,  阪井 塁

IPC: H03M13/19

CPC classification number: H03M13/1102

Abstract: 本発明は、性能の良いLDPC符号を提供することができる符号化装置、及び符号化方法に関する。 符号化処理部６０１は、例えば、符号長が64800ビットで、符号化率が3/5のLDPC符号による符号化を行う。LDPC符号の検査行列は、その検査行列の、符号長及び符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる情報行列の1の要素を、列方向に360列ごとの周期で配置して構成される。検査行列初期値テーブルは、DVB-S.2の規格に規定されているものとは異なるものになっている。本発明は、LDPC符号化を行う符号化装置に適用できる。

Abstract translation: 可以提供可以提供高性能LDPC码的编码装置和编码方法。 编码处理单元（601）例如通过使用码长64800位，编码率3/5的LDPC码进行编码。 LDPC码检查矩阵通过在列方向的360列的循环中布置由检查矩阵初始值表决定的信息矩阵的一个元素，其对于每360列表示一个元素的位置， 信息矩阵对应于与检验矩阵的代码长度和编码率相对应的信息长度。 检查矩阵表初始值表与DVB-S.2标准中定义的不同。 本发明可以应用于执行LDPC编码的编码装置。

公开(公告)号：WO2009069626A1

公开(公告)日：2009-06-04

申请号：PCT/JP2008/071397

申请日：2008-11-26

Applicant: ソニー株式会社 ,  横川 峰志 ,  山本 真紀子 ,  岡田 諭志 ,  阪井 塁 ,  池谷 亮志

Inventor： 横川 峰志 ,  山本 真紀子 ,  岡田 諭志 ,  阪井 塁 ,  池谷 亮志

IPC: H03M13/19

CPC classification number: H03M13/1102 ,  H03M13/27 ,  H03M13/356

Abstract: 本発明は、データのエラーに対する耐性を向上させることができるデータ処理装置、及びデータ処理方法に関する。 デマルチプレクサ２５は、LDPC符号の符号ビットを、シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、10×2ビットの符号ビットと、連続する2個のシンボルの10×2ビットのシンボルビットの最上位ビットからi+1ビット目を、それぞれ、ビットb i とy i とすると、例えば、b 0 はy 8 に、b 2 はy 0 に、b 4 はy 1 に、b 6 はy 2 に、b 8 はy 3 に、b 10 はy 4 に、b 12 はy 6 に、b 14 はy 5 に、b 16 はy 9 に、b 18 はy 7 に、b 1 はy 18 に、b 3 はy 10 に、b 5 はy 11 に、b 7 はy 12 に、b 9 はy 13 に、b 11 はy 14 に、b 13 はy 16 に、b 15 はy 15 に、b 17 はy 19 に、b 19 はy 17 に、それぞれ割り当てる入れ替えを行う。本発明は、例えば、LDPC符号を伝送する伝送システム等に適用できる。

Abstract translation: 提供了被配置为提高对数据错误的容限的数据处理设备和数据处理方法。 解复用器（25）符合分配规则以将LDPC码的码位分配给符号表示的符号位。 当10×2位的码位和连续两个符号的10×2位的最高有效符号位的第（i + 1）位分别为bi和yi时，解复用器（25）执行 通过分配例如b0至y8，b2至y0，b4至y1，b6至y2，b8至y3，b10至y4，b12至y6，b14至y5，b16至y9，b18至y7，b1至 y18，b3〜y10，b5〜y11，b7〜y12，b9〜y13，b11〜y14，b13〜y16，b15〜y15，b17〜y19，b19〜y17。 例如，本发明可以应用于发送系统等来发送LDPC码。

公开(公告)号：WO2007032251A1

公开(公告)日：2007-03-22

申请号：PCT/JP2006/317735

申请日：2006-09-07

Applicant: ソニー株式会社 ,  新谷 修 ,  横川 峰志 ,  篠原 雄二 ,  宮内 俊之

Inventor： 新谷 修 ,  横川 峰志 ,  篠原 雄二 ,  宮内 俊之

IPC: H03M13/19 ,  G06F11/10 ,  H04L1/00

CPC classification number: H04L1/0052 ,  H03M13/1111 ,  H03M13/118 ,  H03M13/6577 ,  H04L1/0057

Abstract: 本発明は、LDPC符号の復号を、装置の大規模化を抑えつつ精度良く行うことができる復号装置および復号方法に関する。チェックノード計算器１８１は、LDPC符号の復号のためのチェックノード演算であって、非線形関数φ(x)の演算および非線形関数の逆関数φ -1 (x)の演算を含むチェックノード演算を行う。バリアブルノード計算器１０３は、LDPC符号の復号のためのバリアブルノードのバリアブルノード演算を行う。そして、チェックノード計算器１８１は、固定の量子化幅で数値を表現する固定小数点量子化値を入力として、非線形関数φ(x)の演算の結果を、一部のビット列に応じて決まる量子化幅で数値を表現するビット列である準浮動小数点量子化値で出力するLUTと、準浮動小数点量子化値を入力として、逆関数φ -1 (x)の演算の結果を、固定小数点量子化値で出力するLUTを有している。本発明は、例えば、衛星放送を受信するチューナに適用できる。

Abstract translation: 一种用于在抑制设备规模增加的同时高精度地解码LDPC码的解码装置和方法。 校验节点计算器（181）执行包括非线性函数的非线性函数f（x）的计算和其逆函数f 1 - 1（x）的校验节点计算，以便对LDPC码进行解码。 可变节点计算器（103）执行变量节点的可变节点计算，以解码LDPC码。 校验节点计算器（181）具有接收具有固定量化宽度的表示数值的定点量化值的LUT，并将非线性函数f（x）的计算结果输出为半浮点量化值 其是表示具有由位序列的一部分确定的量化宽度的数值的位序列和接收半浮点量化值的LUT，并输出反函数f 1 -1的计算结果 （x）作为固定点量化值。 本发明可以应用于例如用于接收卫星广播的调谐器。

公开(公告)号：WO2004102811A1

公开(公告)日：2004-11-25

申请号：PCT/JP2004/005562

申请日：2004-04-19

Applicant: ソニー株式会社 ,  横川 峰志 ,  宮内 俊之 ,  飯田 康博

Inventor： 横川 峰志 ,  宮内 俊之 ,  飯田 康博

IPC: H03M13/09

CPC classification number: H03M13/1168 ,  H03M13/11 ,  H03M13/1114 ,  H03M13/1134 ,  H03M13/1137 ,  H03M13/1145 ,  H03M13/1188 ,  H03M13/6505 ,  H03M13/6566 ,  H03M13/6577

Abstract: 本発明は、回路規模を抑制しつつ、動作周波数も十分実現可能な範囲に抑え、メモリアクセスの制御も容易に行うことができるLDPC符号の復号を実現する復号装置および復号方法、並びにプログラムに関する。LDPC符号の検査行列は、P×Pの単位行列、その単位行列の１のうちの１個からから数個が０になった行列、それらのサイクリックシフト、それらの複数の和、P×Pの０行列の組合せで構成される。チェックノード計算部３１３は、チェックノードの演算を、P個同時に行い、バリアブルノード計算部３１９は、バリアブルノードの演算を、P個同時に行う。

Abstract translation: 提供了一种解码装置，解码方法和程序，用于实现能够抑制电路尺寸的LDPC码的解码，将操作频率抑制到足够可实现的范围，并且容易地控制存储器访问。 LDPC码的检查矩阵由单位矩阵p x p，其中一个或多个1已经变为0的单位矩阵，它们的循环移位，它们的总和和p×p的0矩阵的组合组成。 校验节点计算部（313）同时执行P校验节点计算，同时可变节点计算部（319）同时执行P变量节点计算。

公开(公告)号：WO2009069629A1

公开(公告)日：2009-06-04

申请号：PCT/JP2008/071400

申请日：2008-11-26

Applicant: ソニー株式会社 ,  横川 峰志 ,  山本 真紀子 ,  岡田 諭志 ,  池谷 亮志

Inventor： 横川 峰志 ,  山本 真紀子 ,  岡田 諭志 ,  池谷 亮志

IPC: H03M13/19

CPC classification number: H04L27/2647 ,  H03M13/033 ,  H03M13/1165 ,  H03M13/152 ,  H03M13/255 ,  H03M13/2707 ,  H03M13/2906 ,  H03M13/356 ,  H03M13/6552 ,  H03M13/6555

Abstract: 本発明は、データのエラーに対する耐性を向上させることができるデータ処理装置、及びデータ処理方法に関する。 デマルチプレクサ２５は、LDPC符号の符号ビットを、シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、b個のシンボルのシンボルビットとする。例えば、mが12で、bが1のとき、12×1ビットの符号ビットと、1個のシンボルの12×1ビットのシンボルビットの最上位ビットからi+1ビット目を、それぞれ、ビットb i とy i とすると、例えば、b 0 はy 8 に、b 1 はy 0 に、b 2 はy 6 に、b 3 はy 1 に、b 4 はy 4 に、b 5 はy 5 に、b 6 はy 2 に、b 7 はy 3 に、b 8 はy 7 に、b 9 はy 10 に、b 10 はy 11 に、b 11 はy 9 に、それぞれ割り当てる入れ替えが行われる。本発明は、例えば、LDPC符号を伝送する伝送システム等に適用できる。

Abstract translation: 提供了被配置为提高对数据错误的容限的数据处理设备和数据处理方法。 解复用器（25）符合分配规则，以将LDPC码的码位分配给符号表达式的符号位，其中mb位的码位被替换，并且替换后的码位被设置为b符号的符号位。 例如，当m为12且b为1时，如果一个符号中12×1位的码位和来自12×1位的符号位的最高有效位的第（i + 1）位是位 bi和yi分别通过分配例如b0至y8，b1至y0，b2至y6，b3至y1，b4至y4，b5至y5，b6至y2，b7至y3进行以下替换， b8〜y7，b9〜y10，b10〜y11，b11〜y9。 例如，本发明可以应用于发送系统等来发送LDPC码。