公开(公告)号：WO2007048812A1

公开(公告)日：2007-05-03

申请号：PCT/EP2006/067774

申请日：2006-10-25

申请人： X-FAB SEMICONDUCTOR FOUNDRIES AG ,  ALPHA MICROELECTRONICS GMBH ,  LERNER, Ralf ,  MIESCH, Wolfgang

发明人： LERNER, Ralf ,  MIESCH, Wolfgang

IPC分类号： G06F17/50

CPC分类号： H01L29/7802 ,  G06F17/5068 ,  H01L29/0696 ,  H01L29/42368 ,  H01L29/7395

摘要： Die Erfindung betrifft ein Simulations- bzw. Layoutverfahren für vertikale Leistungstransistoren als DMOS oder IGBT mit variierbarer Kanalweite sowie variierbarer Gate-Drain-Kapazität, die vom Designer mit den jeweils gewünschten Parametern Kanalweite und Gate-Drain-Kapazität und den damit korrelierten Parametern Durchgangswiderstand und Schaltgeschwindigkeit, gezeichnet bzw. entworfen werden können und deren elektrische Parameter in Abhängigkeit der geometrischen Gateelektroden-Gestaltung beschrieben werden können. Dabei kann es sich sowohl um diskrete als auch um integrierte vertikale Transistoren handeln.

摘要翻译： 本发明涉及一种模拟或布局方法用于垂直功率晶体管作为DMOS或IGBT具有可变信道宽度和可分散栅 - 漏电容与沟道宽度和栅 - 漏电容的各自的期望的参数，因此相关的参数的电阻和开关速度的设计者 可以被标记或设计，并且其电气参数可以被描述为栅电极的几何设计的函数。 这既可以是离散的和集成到垂直晶体管。

公开(公告)号：WO2004032323A2

公开(公告)日：2004-04-15

申请号：PCT/DE0303264

申请日：2003-09-25

申请人： ALPHA MICROELECTRONICS GMBH ,  HEINZ STEFFEN ,  EBEST GUNTER ,  DIETRICH JUERGEN ,  KNOPKE JUERGEN ,  MIESCH WOLFGANG

发明人： HEINZ STEFFEN ,  EBEST GUNTER ,  DIETRICH JUERGEN ,  KNOPKE JUERGEN ,  MIESCH WOLFGANG

IPC分类号： H03K3/012 ,  H03K3/356 ,  H03K19/0185 ,  H03K17/00

CPC分类号： H03K3/356113 ,  H03K3/012 ,  H03K19/018521

摘要： The invention relates to circuit arrangements for bridging high voltages using a switching signal as a dynamic voltage level shifter. Said arrangements are characterised in particular in that switching signal sequences can be processed or provided at different voltage levels. A fundamental advantage of this is that any technology for integrated high-voltage circuits involving any isolation method can be used to produce the inventive circuit arrangements for switching over high voltages. The circuit arrangements for switching over high voltages, also known as dynamic voltage level shifters, make available signal levels with conventional voltage levels of between 3 V and 15 V at another voltage level, using a potential differential of a few volts up to several hundred volts (depending on the technology and application used). The potential differential between the input voltage level, or voltage transmitter and the output voltage level, or voltage receiver can be either positive or negative, or can vary in intensity.

摘要翻译： 本发明涉及一种电路装置用于桥接使用切换信号作为动态电压电平移位器的高电压。 这些在特定的事实，切换信号序列可以在不同的电压电平被处理或提供区分。 甲显著优点是，与用于实现根据本发明的电路布置中的任何绝缘方法集成的高电压电路的任何技术可用于开关的高电压。 用于切换高电压，也被称为动态电压电平移位器，所述电路装置被使用，数字信号电平使用约3V之间的常规的功率电平，以15 V几伏的电位差来几百伏（取决于技术和应用） 穿上不同的电压电平。 在这种情况下，电压发射机之间的电位差被可互换地称为输入电压电平，并且被同义地称为电压接收器的输出电压电平，是正的或负的电位水平也改变。

公开(公告)号：WO2006037313A2

公开(公告)日：2006-04-13

申请号：PCT/DE2005/001780

申请日：2005-10-05

申请人： X-FAB SEMICONDUCTOR FOUNDRIES AG ,  ALPHA MICROELECTRONICS GMBH ,  LERNER, Ralf ,  MIESCH, Wolfgang

发明人： LERNER, Ralf ,  MIESCH, Wolfgang

IPC分类号： G06F17/50

CPC分类号： G06F17/5068 ,  G06F17/5072 ,  G06F17/5081

摘要： Verfahren und ein System zum Entwerfen eines vertikalen MOS-Leistungstransistors mit spezifizierter Entwurfsleistung. Das Verfahren umfasst das Zusammensetzen eines Layouts des vertikalen MOS-Leistungstransistors als Kombination von zumindest teilweise unterschiedlichen Layout-Teilstücken mit jeweils bekannten Entwurfsdaten mit zumindest einem ersten Layout-Teilstück, das eine vorgegebene Anzahl an Einzeltransistorzellen aufweist, und das Einstellen der spezifizierten Entwurfsleistung mittels der bekannten Entwurfsdaten und der Anzahl der verwendeten Layout-Teilstücke.

摘要翻译： 方法和系统，用于设计具有特定的设计容量的垂直功率MOS晶体管。 该方法包括组装垂直功率MOS晶体管的布局至少部分地不同的布局部分，每个部分具有与至少一个第一布局截面已知的设计数据的一个组合中，具有各个晶体管单元的预定数量，并通过公知的装置调节所述规定的设计功率 设计数据，并用布局部件的数量。

公开(公告)号：WO2004032323A3

公开(公告)日：2004-04-15

申请号：PCT/DE2003/003264

申请日：2003-09-25

申请人： ALPHA MICROELECTRONICS GMBH ,  HEINZ, Steffen ,  EBEST, Gunter ,  DIETRICH, Jürgen ,  KNOPKE, Jürgen ,  MIESCH, Wolfgang

发明人： HEINZ, Steffen ,  EBEST, Gunter ,  DIETRICH, Jürgen ,  KNOPKE, Jürgen ,  MIESCH, Wolfgang

IPC分类号： H03K3/356

摘要： Die Erfindung betrifft Schaltungsanordnungen zur Überbrückung hoher Spannungen mit einem Schaltsignal als dynamische Spannungslevel-Shifter. Diese zeichnen sich insbesondere dadurch aus, dass Schaltsignalfolgen auf verschiedenen Spannungsebenen verarbeitet oder zur Verfügung gestellt werden können. Ein wesentlicher Vorteil besteht darin, dass beliebige Technologien für integrierte Hochvolt-Schaltungen mit einer beliebigen Isolationsmethode zur Realisierung der erfindungsgemäßen Schaltungsanordnungen zum Umschalten hoher Spannungen angewandt werden können. Die Schaltungsanordnungen zum Umschalten hoher Spannung en, auch als dynamische Spannungslevel-Shifter bezeichnet, dienen dazu, digitale Signalpegel mit üblichen Spannungspegeln zwischen ca. 3 V bis 15 V über eine Potentialdifferenz von einigen Volt bis zu einigen hundert Volt (je nach verwendeter Technologie und Anwendung) auf einer anderen Spannungsebene zur Verfügung zu stellen. Dabei kann die Potentialdifferenz zwischen der Eingangsspannungsebene, die synonym als Spannungssender(2) bezeichnet wird, und der Ausgangsspannungsebene, die synonym als Spannungsempfänger(1)bezeichnet wi , owohl positiv oder negativ sein als auch in der Potentialhöhe variieren.

公开(公告)号：WO2006037313A3

公开(公告)日：2006-10-26

申请号：PCT/DE2005001780

申请日：2005-10-05

申请人： X FAB SEMICONDUCTOR FOUNDRIES ,  ALPHA MICROELECTRONICS GMBH ,  LERNER RALF ,  MIESCH WOLFGANG

发明人： LERNER RALF ,  MIESCH WOLFGANG

IPC分类号： G06F17/50

CPC分类号： G06F17/5068 ,  G06F17/5072 ,  G06F17/5081

摘要： Method and system for designing a vertical MOS power transistor with specified design output. The method comprises the composition of a layout for the vertical MOS power transistor as a combination of at least partly different layout sections, each with known design data with at least one first layout section with a known number of individual transistors and the fixing of the specific design output by means of the known design data and the number of applied layout sections.

摘要翻译： 方法和系统，用于设计具有特定的设计容量的垂直功率MOS晶体管。 该方法包括组装垂直功率MOS晶体管的布局至少部分地不同的布局部分，每个部分具有与至少一个第一布局截面已知的设计数据的一个组合中，具有各个晶体管单元的预定数量，并通过公知的装置调节所述规定的设计功率 设计数据，并用布局部件的数量。