中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

8 records (took 0.028 seconds)

    CELLULE MEMOIRE A PROGRAMMATION UNIQUE
    4.
    发明申请
    CELLULE MEMOIRE A PROGRAMMATION UNIQUE 审中-公开
    一次性可编程存储器单元

    公开(公告)号：WO2003069631A2

    公开(公告)日：2003-08-21

    申请号：PCT/FR2003/000447

    申请日：2003-02-11

    Applicant: STMicroelectronics S.A. ,  BARDOUILLET, Michel ,  RIZZO, Pierre ,  MALHERBE, Alexandre ,  WUIDART, Luc

    Inventor： BARDOUILLET, Michel ,  RIZZO, Pierre ,  MALHERBE, Alexandre ,  WUIDART, Luc

    IPC: G11C17/14

    CPC classification number: G11C17/14 ,  G11C16/22

    Abstract: L'invention concerne une cellule mémoire d'une valeur binaire, comportant deux branches parallèles comprenant chacune au moins une résistance de programmation (Rpl, Rp2) en silicium polycristallin connectée entre une première borne (1) d'alimentation et un point ou borne de lecture différentielle (4, 6) de l'état de la cellule, et au moins un premier interrupteur (MNP1, MNP2) reliant, lors d'une programmation, une desdites bornes de lecture à une deuxième borne (2) d'alimentation.

    Abstract translation: 本发明涉及具有由两个平行分支组成的二进制值的存储单元。 每个所述分支包括：至少一个多晶硅编程电阻器（Rpl，Rp2），其连接在第一电源端子（1）和用于存储器单元状态的差分读取（4,6）的点或端子之间; 以及至少一个第一开关（MNP1，MNP2），其在编程期间将所述读取端子中的一个连接到第二供电端子（2）。

    STOCKAGE D'UN CODE BINAIRE IMMUABLE DANS UN CIRCUIT INTEGRE
    5.
    发明申请
    STOCKAGE D'UN CODE BINAIRE IMMUABLE DANS UN CIRCUIT INTEGRE 审中-公开
    在集成电路中存储不同的二进制代码

    公开(公告)号：WO2002082449A1

    公开(公告)日：2002-10-17

    申请号：PCT/FR2002/001193

    申请日：2002-04-04

    Applicant: STMICROELECTRONICS S.A. ,  BARDOUILLET, Michel ,  WUIDART, Luc

    Inventor： BARDOUILLET, Michel ,  WUIDART, Luc

    IPC: G11C5/00

    CPC classification number: G11C5/00 ,  G11C8/20 ,  H03K5/15 ,  H03K5/15066

    Abstract: L'invention concerne un circuit (1) de stockage d'un code binaire (B 1 , B 2 , ..., B i-1 , B i , ..., B n-1 , B n ) dans une puce de circuit intégré, comportant une borne (2) d'entrée d'application d0un signal (E) de déclenchement d'une lecture du code, des bornes (3 1 , 3 2 , ..., 3 i-1 , 3 i , ..., 3 n-1 , 3 n ) de sortie propres à délivrer lidit code binaire, des premiers chemins électriques (P 1 , P 2 , ..., P i , ..., P n ) reliant individuellement ladite borne d'entrée à chaque borne de sortie, chaque chemin apportant un retard fixé à la fabrication du circuit intégré, et des moyens (4, 5 1 , 5 2 , ..., 5 i , ..., 5 n ) de prise en compte simultanée des états binaires présents en sortie des chemins électriques.

    Abstract translation: 本发明涉及一种用于在集成电路芯片中存储二进制码（B1，B2，Bi-1，Bi，Bn-1，Bn）的电路（1），包括输入端（2）施加信号（E ）触发读取代码，用于传送所述二进制代码的输出端子（31,32，，3i-1,3i，... 3n-1,3n），分别连接的第一电路（P1，P2，，Pi，Pn） 所述输入端子连接到每个输出端子，每个路径在集成电路的制造中输入固定的延迟;以及同时对存在于电路径的输出中的二进制状态进行积分的装置（4,51,52,5i，...）。

    CELLULE MEMOIRE A PROGRAMMATION UNIQUE NON DESTRUCTRICE
    6.
    发明申请
    CELLULE MEMOIRE A PROGRAMMATION UNIQUE NON DESTRUCTRICE 审中-公开
    具有非破坏性一次性编程的存储单元

    公开(公告)号：WO2003069630A2

    公开(公告)日：2003-08-21

    申请号：PCT/FR2003/000446

    申请日：2003-02-11

    Applicant: STMicroelectronics S.A. ,  WUIDART, Luc ,  BARDOUILLET, Michel ,  MALHERBE, Alexandre

    Inventor： WUIDART, Luc ,  BARDOUILLET, Michel ,  MALHERBE, Alexandre

    IPC: G11C17/14

    CPC classification number: G11C17/14 ,  G11C16/22

    Abstract: L'invention concerne une cellule mémoire à programmation unique et son procédé de programmation, comportant un transistor de programmation (MN) en série avec une résistance de programmation (Rp) en silicium polycristallin constituant l'élément de mémorisation, la programmation étant non destructrice de la résistance en silicium polycristallin.

    Abstract translation: 本发明涉及一次性可编程存储单元及其编程方法。 本发明包括与形成存储元件的多晶硅编程电阻器（Rp）串联布置的编程晶体管（MN）。 根据本发明，编程对于多晶硅电阻器是非破坏性的。

    IDENTIFICATION D'UN CIRCUIT INTEGRE A PARTIR DE SES PARAMETRES PHYSIQUES DE FABRICATION
    7.
    发明申请
    IDENTIFICATION D'UN CIRCUIT INTEGRE A PARTIR DE SES PARAMETRES PHYSIQUES DE FABRICATION 审中-公开
    从其物理制造参数识别集成电路

    公开(公告)号：WO2002082448A1

    公开(公告)日：2002-10-17

    申请号：PCT/FR2002/001192

    申请日：2002-04-04

    Applicant: STMICROELECTRONICS S.A. ,  BARDOUILLET, Michel ,  WUIDART, Luc

    Inventor： BARDOUILLET, Michel ,  WUIDART, Luc

    IPC: G11C5/00

    CPC classification number: G11C5/00 ,  G11C8/20 ,  H03K5/15066 ,  H03K5/19

    Abstract: L'invention concerne un procédé et un circuit (1) d'identification de type réseau de paramètres physiques contenus dans une puce de circuit intégré, comportant une unique borne (2) d'entrée d'application d'un signal (E) de déclenchement d'une identification, des bornes (3 1 , 3 2 , ..., 3 i-1 , 3 i , ..., 3 n-1 , 3 n ) de sortie propres à délivrer un code binaire (B 1 , B 2 , ..., B i-1 , B i , ..., B n-1 , B n ) d'identification, des premiers chemins électriques (P 1 , P 2 , ..., P i , ..., P n ) relaint individuellement ladite borne d'entrée à chaque borne de sortie, et des moyens (4, 5 1 , 5 2 , ..., 5 i , ..., 5 n ) de prise en compte simultanée des états binaires présents en sortie des chemins électriques, chaque chemin apportant un retard sensible aux dispertions technologiques et/ou de procédé de fabrication du circuit intégré.

    Abstract translation: 本发明涉及包含在集成电路芯片中的网络类型参数的识别方法和电路（1），包括用于施加触发识别的信号（E）的单个输入端（2），输出端（31,32） （B1，B2，Bi-1，Bi，...，Bn-1，Bn）的第一电路（P1，P2，...， Pi，Pn），将所述输入端子分别连接到每个输出端子，以及用于同时对存在于电路径的输出中的二进制状态进行积分的装置（4,51,52,5i，5n），每个路径输入延迟 对技术分散和/或集成电路制造方法敏感。

Patent Agency Ranking