公开(公告)号：WO2012064677A1

公开(公告)日：2012-05-18

申请号：PCT/US2011/059658

申请日：2011-11-07

Applicant: QUALCOMM INCORPORATED ,  VENKUMAHANTI, Suresh K. ,  CODRESCU, Lucian ,  SHANNON, Stephen R. ,  WANG, Lin ,  JONES, Phillip M. ,  PALAL, Daisy T. ,  TU, Jiajin

Inventor： VENKUMAHANTI, Suresh K. ,  CODRESCU, Lucian ,  SHANNON, Stephen R. ,  WANG, Lin ,  JONES, Phillip M. ,  PALAL, Daisy T. ,  TU, Jiajin

IPC: G06F9/38

CPC classification number: G06F9/3844

Abstract: Each branch instruction having branch prediction support has branch prediction bits in architecture specified bit positions in the branch instruction. An instruction cache supports modifying the branch instructions with updated branch prediction bits that are dynamically determined when the branch instruction executes.

Abstract translation: 具有分支预测支持的每个分支指令在分支指令中的架构指定的位位置具有分支预测位。 指令高速缓存支持使用在分支指令执行时动态确定的更新的分支预测位修改分支指令。

公开(公告)号：WO2006110886A2

公开(公告)日：2006-10-19

申请号：PCT/US2006/013948

申请日：2006-04-11

Applicant: QUALCOMM Incorporated ,  AHMED, Muhammad ,  CODRESCU, Lucian ,  PLONDKE, Erich ,  ANDERSON, William C. ,  LESTER, Robert Allan ,  JONES, Phillip M.

Inventor： AHMED, Muhammad ,  CODRESCU, Lucian ,  PLONDKE, Erich ,  ANDERSON, William C. ,  LESTER, Robert Allan ,  JONES, Phillip M.

CPC classification number: G06F9/325 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/381

Abstract: An instruction memory unit comprises a first memory structure operable to store program instructions, and a second memory structure operable to store program instructions fetched from the first memory structure, and to issue stored program instructions for execution. The second memory structure is operable to identify a repeated issuance of a forward program redirect construct, and issue a next program instruction already stored in the second memory structure if a resolution of the forward branching instruction is identical to a last resolution of the same. The second memory structure is further operable to issue a backward program redirect construct, determine whether a target instruction is stored in the second memory structure, issue the target instruction if the target instruction is stored in the second memory structure, and fetch the target instruction from the first memory structure if the target instruction is not stored in the second memory structure.

Abstract translation: 指令存储单元包括可操作以存储程序指令的第一存储器结构，以及可操作以存储从第一存储器结构提取的程序指令并且发出用于执行的存储的程序指令的第二存储器结构。 如果前向分支指令的分辨率与其最后一个分辨率相同，则第二存储器结构可操作以识别正向程序重定向构造的重复发出，并发出已经存储在第二存储器结构中的下一个程序指令。 第二存储器结构还可操作以发出反向程序重定向结构，确定目标指令是否存储在第二存储器结构中，如果目标指令存储在第二存储器结构中，则发出目标指令，并从 如果目标指令没有存储在第二存储器结构中的第一存储器结构。

公开(公告)号：WO2006110886A3

公开(公告)日：2007-03-29

申请号：PCT/US2006013948

申请日：2006-04-11

Applicant: QUALCOMM INC ,  AHMED MUHAMMAD ,  CODRESCU LUCIAN ,  PLONDKE ERICH ,  ANDERSON WILLIAM C ,  LESTER ROBERT ALLAN ,  JONES PHILLIP M

Inventor： AHMED MUHAMMAD ,  CODRESCU LUCIAN ,  PLONDKE ERICH ,  ANDERSON WILLIAM C ,  LESTER ROBERT ALLAN ,  JONES PHILLIP M

IPC: G06F9/38

CPC classification number: G06F9/325 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/381

Abstract: An instruction memory unit comprises a first memory structure operable to store program instructions, and a second memory structure operable to store program instructions fetched from the first memory structure, and to issue stored program instructions for execution. The second memory structure is operable to identify a repeated issuance of a forward program redirect construct, and issue a next program instruction already stored in the second memory structure if a resolution of the forward branching instruction is identical to a last resolution of the same. The second memory structure is further operable to issue a backward program redirect construct, determine whether a target instruction is stored in the second memory structure, issue the target instruction if the target instruction is stored in the second memory structure, and fetch the target instruction from the first memory structure if the target instruction is not stored in the second memory structure.

Abstract translation: 指令存储器单元包括可操作以存储程序指令的第一存储器结构，以及可操作以存储从第一存储器结构提取的程序指令的第二存储器结构，以及发出用于执行的存储的程序指令。 如果前向分支指令的分辨率与其最后一个分辨率相同，则第二存储器结构可操作以识别前向程序重定向构造的重复发出，并且发出已经存储在第二存储器结构中的下一个程序指令。 第二存储器结构进一步可操作以发出反向程序重定向结构，确定目标指令是否存储在第二存储器结构中，如果目标指令存储在第二存储器结构中，则发出目标指令，并从 如果目标指令未被存储在第二存储器结构中的第一存储器结构。

公开(公告)号：WO2009036038A1

公开(公告)日：2009-03-19

申请号：PCT/US2008/075822

申请日：2008-09-10

Applicant: QUALCOMM INCORPORATED ,  VENKUMAHANTI, Suresh ,  JONES, Phillip, M.

Inventor： VENKUMAHANTI, Suresh ,  JONES, Phillip, M.

IPC: G06F12/08 ,  G06F9/38

CPC classification number: G06F12/0864 ,  G06F9/3806 ,  G06F9/381 ,  G06F9/3814 ,  G06F2212/1016 ,  G06F2212/1028 ,  G06F2212/171 ,  G06F2212/452 ,  G06F2212/6082 ,  Y02D10/13

Abstract: A system and method of using an n-way cache are disclosed. In an embodiment, a method includes determining a first way of a first instruction stored in a cache and storing the first way in a list of ways. The method also includes determining a second way of a second instruction stored in the cache and storing the second way in the list of ways. In an embodiment, the first way may be used to access a first cache line containing the first instruction and the second way may be used to access a second cache line containing the second instruction.

Abstract translation: 公开了使用n路缓存的系统和方法。 在一个实施例中，一种方法包括确定存储在高速缓存中的第一指令的第一方式，并将方式存储在列表中。 该方法还包括确定存储在高速缓存中的第二指令的第二方式，并将第二种方式存储在方法列表中。 在一个实施例中，第一种方式可用于访问包含第一指令的第一高速缓存行，并且第二种方式可用于访问包含第二指令的第二高速缓存行。