公开(公告)号：WO2018017421A1

公开(公告)日：2018-01-25

申请号：PCT/US2017/042192

申请日：2017-07-14

Applicant: QUALCOMM INCORPORATED

Inventor： XIAO, Lu ,  DENG, Jing ,  KIM, Justin Yongjin

IPC: H04L9/00 ,  H04L9/30

CPC classification number: H04L9/002 ,  G06F7/72 ,  G06F21/75 ,  G06F21/755 ,  H04L9/003 ,  H04L9/302 ,  H04L2209/12

Abstract: A method of implementing security in a modular exponentiation function for cryptographic operations is provided. A key is obtained as a parameter when the modular exponentiation function is invoked. The key may be one of either a public key or a private key of a cryptographic key pair. Within the modular exponentiation function, the method ascertains whether the key is greater than L bits long, where L is a positive integer. A countermeasure against an attack is implemented if the key is greater than L bits long. The countermeasure may include one or more techniques (e.g., hardware and/or software techniques) that inhibit or prevent information about the key from being ascertained through analysis. One or more exponentiation operations may then be performed using the key. The same modular exponentiation function may be used to perform encryption and decryption operations but with different keys.

Abstract translation: 提供了一种在用于密码操作的模幂运算功能中实现安全性的方法。 当模块指数函数被调用时，获得一个关键字作为参数。 密钥可以是密钥对中的公钥或私钥之一。 在模幂函数内，该方法确定密钥是否大于L位长，其中L是正整数。 如果密钥长度大于L位，则会实施针对攻击的对策。 该对策可以包括通过分析来禁止或防止关于密钥的信息被确定的一种或多种技术（例如，硬件和/或软件技术）。 然后可以使用密钥执行一个或多个指数运算。 相同的模幂函数可用于执行加密和解密操作，但使用不同的密钥。

公开(公告)号：WO2016202504A1

公开(公告)日：2016-12-22

申请号：PCT/EP2016/060636

申请日：2016-05-12

Applicant: ROBERT BOSCH GMBH

Inventor： SZERWINSKI, Robert ,  DUPLYS, Paulius ,  LEGER, Sebastien

IPC: G06F21/75 ,  G06F21/55

CPC classification number: H04L9/003 ,  G06F21/75 ,  G06F21/755 ,  G06F21/76

Abstract: Die Erfindung betrifft eine Vorrichtung (100) zur Ausführung eines Rechenverfahrens, insbesondere eines kryptografischen Verfahrens, wobei die Vorrichtung (100) eine primäre Funktionseinheit (110) aufweist, die zur Ausführung wenigstens eines Teils des Rechenverfahrens ausgebildet ist, dadurch gekennzeichnet, dass die Vorrichtung (100) wenigstens eine sekundäre Funktionseinheit (120) aufweist, die dazu ausgebildet ist, in einem vorgebbaren Zeitbereich ein oder mehrere physikalische Parameter der Vorrichtung (100) zu beeinflussen.

Abstract translation: 本发明涉及一种装置（100），用于执行计算处理，在特定的密码方法，其中所述装置（100）具有一个主功能单元（110），其被适配为至少执行计算处理的一部分，其特征在于所述装置（ 100），具有其适合于可预定的时间在一个区域中，或影响多个设备（100）的物理参数中的至少一个次要功能单元（120）。

公开(公告)号：WO2016053792A1

公开(公告)日：2016-04-07

申请号：PCT/US2015/052325

申请日：2015-09-25

Applicant: CRYPTOGRAPHY RESEARCH, INC.

Inventor： TUNSTALL, Michael

IPC: H04L9/00 ,  G06F21/55

CPC classification number: H04L9/003 ,  G06F7/723 ,  G06F21/755 ,  G06F2207/7242

Abstract: A first share value and a second share value may be received. A combination of the first share value and the second share value may correspond to an exponent value. The value of a first register is updated using a first equation that is based on the first and second share values and the value of a second register is updated using a second equation that is based on the second share value. One of the value of the first register or the value of the second register is selected based on a bit value of the second share value.

Abstract translation: 可以收到第一股和第二股。 第一股份值和第二股票价值的组合可以对应于指数值。 使用基于第一和第二共享值的第一等式更新第一寄存器的值，并且使用基于第二共享值的第二等式更新第二寄存器的值。 基于第二共享值的位值来选择第一寄存器的值或第二寄存器的值之一。

公开(公告)号：WO2014144857A2

公开(公告)日：2014-09-18

申请号：PCT/US2014029444

申请日：2014-03-14

Applicant: POWER FINGERPRINTING INC

Inventor： AGUAYO GONZALEZ CARLOS R ,  REED JEFFREY H ,  CHEN STEVEN C

IPC: G06F21/31

CPC classification number: G06F21/577 ,  G06F21/55 ,  G06F21/554 ,  G06F21/558 ,  G06F21/755 ,  G06F2221/034

Abstract: A power fingerprinting system is adopted for assessing integrity of a target computer-based system. In one implementation, the power fingerprinting system may receive, at a first module, side-channel information of a first target component of a system, the first module being collocated with the first target component; obtain a power fingerprint for the first target component based on the side-channel information for the first target component, the power fingerprint for the first target component representing a plurality of execution statuses of the first target component; receive, at a second module, side-channel information of a second target component of the system, the second module being collocated with the second target component, the power fingerprint for the second target component representing a plurality of execution statuses of the second target component; and obtain a power fingerprint for the second target component based on the side-channel information for the second target component.

Abstract translation: 采用电力指纹系统评估目标计算机系统的完整性。 在一个实现中，功率指纹系统可以在第一模块处接收系统的第一目标组件的侧信道信息，第一模块与第一目标组件并置; 基于所述第一目标分量的侧信道信息获得所述第一目标分量的功率指纹，所述第一目标分量的功率指纹表示所述第一目标分量的多个执行状态; 在第二模块处接收所述系统的第二目标组件的侧信道信息，所述第二模块与所述第二目标组件并置，所述第二目标组件的功率指纹表示所述第二目标组件的多个执行状态 ; 并且基于第二目标分量的侧信道信息获得用于第二目标分量的功率指纹。

公开(公告)号：WO2014016218A1

公开(公告)日：2014-01-30

申请号：PCT/EP2013/065311

申请日：2013-07-19

Applicant: GEMALTO SA

Inventor： GAUTERON, Laurent ,  VILLEGAS, Karine

IPC: G06F21/79 ,  G06F21/77 ,  G06F21/55 ,  G06F12/08 ,  G06F12/14

CPC classification number: G06F21/77 ,  G06F21/755 ,  G06F21/79 ,  H04L9/004

Abstract: A method is intended for protecting against fault attack(s) an electronic device (ED) comprising hardware and software capable of executing a sensitive process (SP) using a cache memory (CM) and implementing redundancy checks, said method comprising at least a step (i) during which said cache memory (CM) is filled with a first value originating from an external memory (EM), a step (ii) during which said first value is read into said cache memory (CM) and a step (iii) implementing at least a redundancy check, characterized in that it further comprises a fundamental step to guarantee that any redundant reading inside the redundancy check will extract a value from cache memory (CM) which is numerically equal to the genuine value in the external memory (EM).

Abstract translation: 一种方法旨在防止包括能够使用高速缓冲存储器（CM）执行敏感过程（SP）的硬件和软件的电子设备（ED）的故障攻击并执行冗余校验，所述方法至少包括步骤 （i）在所述高速缓存存储器（CM）中充满来自外部存储器（EM）的第一值的步骤（ii），将所述第一值读入所述高速缓存存储器（CM）的步骤（ii）和步骤（iii） ），其特征在于，其还包括基本步骤，以确保冗余校验内的任何冗余读取将从数字上等于外部存储器中的真值的高速缓存存储器（CM）中提取值（ EM）。

公开(公告)号：WO2013110055A8

公开(公告)日：2013-08-22

申请号：PCT/US2013022501

申请日：2013-01-22

Applicant: TEXAS INSTRUMENTS INC ,  TEXAS INSTRUMENTS JAPAN

Inventor： SEOK MINGOO ,  REN JING-FEI ,  GOEL MANISH

IPC: H04L9/00

CPC classification number: G06F21/558 ,  G06F1/26 ,  G06F21/755

Abstract: A cryptographic device (200) reduces risk of external analysis of power consumed by an encryption circuit (206) by maintaining a substantially current draw on an external power input node (Nl) during operation. An active shunt current regulator (208) draws current to ground when not drawn by the encryption circuit (206). A low-pass filter (202) and a linear voltage regulator (204) smoothes power spikes and keeps power supply voltage constant at an input to the encryption circuit (206).

Abstract translation: 密码装置（200）通过在操作期间维持外部电力输入节点（N1）上实质上的电流汲取来降低由加密电路（206）消耗的电力的外部分析的风险。 当未被加密电路（206）绘制时，有源分流电流调节器（208）将电流引向地。 低通滤波器（202）和线性电压调节器（204）平滑功率尖峰，并且在加密电路（206）的输入处保持电源电压恒定。

公开(公告)号：WO2011141776A1

公开(公告)日：2011-11-17

申请号：PCT/IB2010/055158

申请日：2010-11-15

Applicant: NDS LIMITED ,  KALUZHNY, Uri

Inventor： KALUZHNY, Uri

IPC: G06F7/00

CPC classification number: G06F7/00 ,  G06F21/14 ,  G06F21/75 ,  G06F21/755 ,  G06F2207/7261

Abstract: A device including a processor to perform an operation yielding a result, the processor including a register including bit storage elements and including a first and second section, each element being operative to store a bit value, and a power consumption mask module to determine whether the whole result can be completely written in half or less than half of the register, determine a balancing entry if the result can be completely written in half or less than half of the register, a write module to perform a single write operation to the register including writing the result and the balancing entry to the first and second section, respectively, if the result can be completely written in half or less than half of the register else writing the result of the operation across at least part of the first and second section. Related apparatus and methods are also described.

Abstract translation: 一种包括执行产生结果的操作的处理器的设备，所述处理器包括包括位存储元件并包括第一和第二部分的寄存器，每个元件可操作地存储位值，以及功耗掩模模块，以确定是否 整个结果可以完全写入寄存器的一半或少于一半，如果结果可以完全写入寄存器的一半或少于一半，则确定平衡条目，写入模块对寄存器执行单个写入操作，包括 将结果和平衡条目分别写入第一和第二部分，如果结果可以被完全写入寄存器的一半或少于一半，否则写入操作结果跨越第一和第二部分的至少一部分。 还描述了相关装置和方法。

公开(公告)号：WO2011068996A1

公开(公告)日：2011-06-09

申请号：PCT/US2010/058768

申请日：2010-12-02

Applicant: CRYPTOGRAPHY RESEARCH, INC. ,  KOCHER, Paul, C. ,  ROHATGI, Pankaj ,  JAFFE, Joshua, M.

Inventor： KOCHER, Paul, C. ,  ROHATGI, Pankaj ,  JAFFE, Joshua, M.

IPC: G06F11/00

CPC classification number: G06F21/575 ,  G06F8/71 ,  G06F9/44505 ,  G06F12/1408 ,  G06F21/556 ,  G06F21/602 ,  G06F21/755 ,  G06F21/76 ,  G06F2212/402 ,  G06F2221/034 ,  G06F2221/2107 ,  G06F2221/2125 ,  G06F2221/2145 ,  H04L9/003 ,  H04L9/0631 ,  H04L9/085 ,  H04L9/0861 ,  H04L9/088 ,  H04L9/0894 ,  H04L9/16 ,  H04L9/3236 ,  H04L9/3247 ,  H04L63/0428 ,  H04L63/0869 ,  H04L2209/24 ,  H04L2209/38 ,  H04L2209/56 ,  H04L2463/061

Abstract: Methods and devices to encrypt and decrypt sensitive data to in a manner that provides secunty from external monitoring attacks is disclosed The encrypting device has access to a base secret cryptographic value (key) that is also known to the decrypting device The sensitive data are decomposed into segments, and each segment is encrypted with a separate encryption key denved from the base key and a message identifier to create a set of encrypted segments The encrypting device uses the base cryptographic value to create validators that prove that the encrypted segments for this message identifier were created by a device with access to the base key The decrypting device, upon receiving an encrypted segments uses validators to verify the message identifier and that the encrypted segment are unmodified

Abstract translation: 公开了以提供远离外部监视攻击的方式加密和解密敏感数据的方法和设备。加密设备具有访问解密设备也是已知的基本秘密密码值（密钥）。敏感数据被分解为 段，并且每个段用来自基本密钥的单独的加密密钥和消息标识符加密，以创建一组加密段。加密设备使用基本加密值来创建验证器，证明该消息标识符的加密段是 由具有访问基本密钥的设备创建的解密设备在接收到加密段时使用验证器来验证消息标识符，并且加密段是未修改的

公开(公告)号：WO2011047035A2

公开(公告)日：2011-04-21

申请号：PCT/US2010052489

申请日：2010-10-13

Applicant: CHAOLOGIX INC ,  MYERS BRENT A ,  FOX JAMES G

Inventor： MYERS BRENT A ,  FOX JAMES G

IPC: H03K19/173 ,  H03K19/00

CPC classification number: H03K19/17768 ,  G06F21/755 ,  H01L2924/0002 ,  H03K19/0013 ,  H03K19/0944 ,  H03K19/17704 ,  H03K19/17728 ,  H03K19/20 ,  H04L9/001 ,  H04L9/003 ,  H04L2209/046 ,  H04L2209/12 ,  H01L2924/00

Abstract: Disclosed is a novel circuit able to generate any logic combination possible as a function of the input logic signals. The circuit is described as a 2 input logistic map circuit but may be expanded to 3 or more inputs as required. Further disclosed is a universal logic array with variable circuit topology. A metallization layer and/or a via interconnection between cells in the array elements produce a circuit topology that implements a Boolean function and/or chaotic function and/or a logic function. The novel circuit provides a circuit topology for secure applications with no obvious physical correspondence between control signal values and input to output mapping. Further disclosed is a network which has a power signature independent of input signal state and output transition. This provides a very useful circuit to protect data from decryption from power signature analysis in secure applications.

Abstract translation: 公开了一种能够根据输入逻辑信号产生可能的任何逻辑组合的新颖电路。 该电路被描述为2输入逻辑映射电路，但可根据需要扩展到3个或更多输入。 还公开了具有可变电路拓扑结构的通用逻辑阵列。 阵列元件中的单元之间的金属化层和/或通孔互连产生实现布尔函数和/或混沌功能和/或逻辑功能的电路布局。 该新型电路为安全应用提供电路拓扑结构，控制信号值与输入到输出映射之间没有明显的物理对应关系。 还公开了一种具有与输入信号状态和输出转换无关的功率特征的网络。 这提供了一个非常有用的电路来保护数据免受安全应用程序中的功率签名分析的解密。

公开(公告)号：WO2010018071A1

公开(公告)日：2010-02-18

申请号：PCT/EP2009/059886

申请日：2009-07-30

Applicant: GROUPE DES ECOLES DES TELECOMMUNICATIONS - ECOLE NATIONALE SUPERIEURE DES TELECOMMUNICATIONS ,  DANGER, Jean-Luc ,  GUILLEY, Sylvain ,  FLAMENT, Florent

Inventor： DANGER, Jean-Luc ,  GUILLEY, Sylvain ,  FLAMENT, Florent

IPC: G06F21/02 ,  G06F21/00

CPC classification number: G06F21/558 ,  G06F21/75 ,  G06F21/755

Abstract: La présente invention a pour objet un procédé de détection d'anomalies dans un circuit protégé par logique différentielle et traitant des variables logiques représentées par un couple de composantes (a t , a f ), un premier réseau de cellules (T) réalisant des fonctions logiques sur la première composante desdits couples, un deuxième réseau de cellules duales (F) fonctionnant en logique complémentaire sur la deuxième composante, les fonctions logiques étant réalisées par chaque couple de cellules (T, F) en une phase de précharge (21) mettant les variables dans un état connu à l'entrée des cellules suivie d'une phase d'évaluation (22) où un calcul est effectué par les cellules, ledit procédé étant caractérisé en ce qu'une anomalie est détectée par au moins un état non cohérent. L'invention a aussi pour objet un circuit protégé par logique différentielle comportant des moyens pour tester la cohérence entre les deux composantes des variables logiques durant les phases de précharge ou d'évaluation aux nœuds surveillés du circuit.

Abstract translation: 本发明涉及一种用于检测由差分逻辑保护的电路中的异常和由一对分量（at，af）表示的处理逻辑变量的方法，在所述第一组件上执行逻辑功能的第一单元网络（T） 对，在第二组件上作为互补逻辑运行的双小区（F）的第二网络，所述逻辑功能由预加载阶段（21）中的每对小区（T，F）执行，将所述变量置于已知的 状态，随后是由小区执行计算的评估阶段（22），其中所述方法的特征在于通过至少一个不一致状态检测到异常。 本发明还涉及由差分逻辑保护的电路，包括用于在电路的监视节点处的预加载或评估阶段期间测试逻辑变量的两个分量的一致性的装置。