公开(公告)号：WO2019132881A1

公开(公告)日：2019-07-04

申请号：PCT/US2017/068544

申请日：2017-12-27

申请人： INTEL CORPORATION

发明人： THEN, Han Wui ,  RADOSAVLJEVIC, Marko ,  DASGUPTA, Sansaptak

IPC分类号： H01L29/778 ,  H01L29/78 ,  H01L29/66

CPC分类号： H01L29/7788 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/66462 ,  H01L29/78

摘要： Field-effect transistors and methods of manufacturing the same are described herein. An example field-effect transistor includes a substrate, a source above the substrate, a semiconductor region above the source, a drain above semiconductor region, a polarization layer disposed on the semiconductor region between the drain and an end of the semiconductor region, and a gate above the source adjacent the end of the semiconductor region.

公开(公告)号：WO2019103135A1

公开(公告)日：2019-05-31

申请号：PCT/JP2018/043340

申请日：2018-11-26

申请人： ローム株式会社

发明人： 日笠　旭紘

IPC分类号： H01L29/78 ,  H01L29/12 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739

CPC分类号： H01L29/12 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739 ,  H01L29/78

摘要： 半導体装置は、トレンチが形成された主面を有する半導体層と、前記半導体層の前記主面の表層部において前記トレンチの側壁に沿って形成された第１導電型のボディ領域と、前記ボディ領域の表層部において前記トレンチの側壁に沿って形成された第２導電型の不純物領域と、前記トレンチの内壁に形成されたゲート絶縁層と、前記トレンチに埋め込まれ、前記ゲート絶縁層を挟んで前記ボディ領域および前記不純物領域と対向するゲート電極と、前記トレンチ内から前記トレンチの側壁を貫通して前記半導体層の前記主面の表層部に引き出され、前記ボディ領域および前記不純物領域に電気的に接続されたコンタクト電極と、前記トレンチ内において前記ゲート電極および前記コンタクト電極の間に介在し、前記ゲート電極および前記コンタクト電極を絶縁する埋め込み絶縁層と、を含む。

公开(公告)号：WO2019098122A1

公开(公告)日：2019-05-23

申请号：PCT/JP2018/041544

申请日：2018-11-08

申请人： 株式会社デンソー

发明人： 村川　浩一 ,  高橋　茂樹 ,  住友　正清

IPC分类号： H01L29/739 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/78

CPC分类号： H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/739 ,  H01L29/78

摘要： ＩＧＢＴ素子（３ａ）を有するＩＧＢＴ領域（３）とＦＷＤ素子（４ａ）を有するＦＷＤ領域（４）が共通の半導体基板（１０）に形成されている半導体装置において、カソード層（２２）に、第２電極（２３）と電気的に接続されると共に、フィールドストップ層（２０）とＰＮ接合を構成するキャリア注入層（２４）を複数形成する。そして、複数のキャリア注入層（２４）は、フィールドストップ層（２２）の不純物濃度をＮｆｓ［ｃｍ －３ ］とし、キャリア注入層（２４）における半導体基板（１０）の平面方向に沿った長さであって、最も短い部分の長さをＬ１［μｍ］とすると、Ｌ１＞６．８×１０ －１６ ×Ｎｆｓ＋２０となるようにする。

公开(公告)号：WO2019065049A1

公开(公告)日：2019-04-04

申请号：PCT/JP2018/031757

申请日：2018-08-28

申请人： ローム株式会社

发明人： 名手　智 ,  佐藤　好則

IPC分类号： H02M3/155 ,  H01L21/336 ,  H01L21/8234 ,  H01L23/50 ,  H01L27/06 ,  H01L29/78

CPC分类号： H01L21/8234 ,  H01L23/50 ,  H01L27/06 ,  H01L29/78 ,  H02M3/155

摘要： 電源ＩＣ１００は、スイッチング電源の制御主体となる半導体集積回路装置であり、スイッチング電源の出力電圧（または絶縁型スイッチング電源に含まれるトランスの一次側に設けられた補助巻線に現れる誘起電圧）を分圧して帰還電圧を生成する帰還抵抗２０１と、帰還電圧に応じてスイッチング電源の出力帰還制御を行う出力帰還制御部２０２と、を単一の半導体基板２００に集積化して成る。帰還抵抗２０１は、１００Ｖ以上の耐圧を持つポリシリコン抵抗である。半導体基板２００には、その他の領域よりも基板厚さ方向の耐圧が高い高耐圧領域２０３が形成されており、帰還抵抗２０１は、高耐圧領域２０３上に形成されている。高耐圧領域２０３は、例えば、ＬＤＭＯＳＦＥＴ領域である。

公开(公告)号：WO2019044029A1

公开(公告)日：2019-03-07

申请号：PCT/JP2018/016565

申请日：2018-04-24

申请人： 住友電気工業株式会社

发明人： 伊東　洋典 ,  堀　勉

IPC分类号： C30B29/36 ,  C23C16/42 ,  C30B25/02 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC分类号： C23C16/42 ,  C30B25/02 ,  C30B29/36 ,  H01L21/20 ,  H01L21/205 ,  H01L29/12 ,  H01L29/78

摘要： 炭化珪素エピタキシャル基板は、炭化珪素基板（１０）と、炭化珪素エピタキシャル膜（２０）とを有している。炭化珪素エピタキシャル膜は、第１層（２１）と、第２層（２２）とを含んでいる。第１層が含むｎ型不純物の濃度は、炭化珪素基板が含むｎ型不純物の濃度より低く、かつ第２層が含むｎ型不純物の濃度より高い。炭化珪素基板の主表面（１２）には、第１面密度を有する基底面転位がある。炭化珪素エピタキシャル膜の主表面（１４）には、第１面密度よりも低い第２面密度を有する基底面転位がある。第２面密度を、第１面密度で除した値は、１／１０００以下である。炭化珪素エピタキシャル膜の主表面は、（０００－１）面または（０００－１）面に対して８°以下のオフ角で傾斜した面である。

公开(公告)号：WO2019042429A1

公开(公告)日：2019-03-07

申请号：PCT/CN2018/103620

申请日：2018-08-31

申请人： 无锡华润上华科技有限公司

发明人： 顾力晖 ,  张森 ,  齐从明

IPC分类号： H01L29/739 ,  H01L29/78 ,  H01L21/8249

CPC分类号： H01L21/82 ,  H01L21/8249 ,  H01L27/06 ,  H01L29/739 ,  H01L29/78

摘要： 一种集成电路芯片及其制作方法、栅驱动电路，该集成电路芯片包括：半导体衬底(103)，在半导体衬底(103)中形成有高压岛(101a)；高压结终端(102a)，所述高压结终端(102a)包围所述高压岛(101a)，在所述高压结终端(102a)形成有耗尽型MOS器件(N1)，所述耗尽型MOS器件(N1)的栅极和漏极短接，所述耗尽型MOS器件(N1)的源极与所述集成电路芯片的高侧电源端(VB)连接；双极晶体管(Q1)，所述双极晶体管(Q1)的集电极和基极短接并与所述集成电路芯片的低侧电源端(VCC)连接，所述双极晶体管(Q1)的发射极与所述耗尽型MOS器件(N1)的栅极连接。

公开(公告)号：WO2019007319A1

公开(公告)日：2019-01-10

申请号：PCT/CN2018/094220

申请日：2018-07-03

申请人： 无锡华润上华科技有限公司

发明人： 卞诤

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/06 ,  H01L29/78

摘要： 一种沟槽型功率器件，包括终端区和被终端区包围的元胞区；元胞区内包括多个元胞；元胞包括：第一导电类型重掺杂的硅衬底(102)；第一导电类型轻掺杂的硅外延层(104)；第二导电类型阱区(106)；第一沟槽(108)，贯穿第二导电类型阱区(106)且延伸至硅外延层(104)；第一沟槽(108)内的主控制栅(204)位于屏蔽栅(202)的上部两侧；主控制栅(204)和屏蔽栅(202)、第一沟槽(108)的侧壁之间形成有栅氧化层(208)；第二沟槽(110)，贯穿第二导电类型阱区(106)；第二沟槽(110)与第一沟槽(108)相交连通；第二沟槽(110)的宽度小于第一沟槽(108)的宽度；第二沟槽(110)内的辅助控制栅(210)和第二沟槽(110)的侧壁之间形成有栅氧化层(208)；辅助控制栅(210)与主控制栅(204)相连；以及源区(112)。

公开(公告)号：WO2018152836A1

公开(公告)日：2018-08-30

申请号：PCT/CN2017/075006

申请日：2017-02-27

申请人： 华为技术有限公司

发明人： 赵静 ,  蔡皓程 ,  张臣雄

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L29/06 ,  H01L29/78

摘要： 一种隧穿场效应晶体管及其制作方法，该方法包括：在基材（1）的第一表面形成假栅结构；在假栅结构的侧壁上形成第一侧墙（6）；在基材位于假栅结构第一侧的第一区域内形成第一凹槽（7）；在第一侧墙的侧壁上形成第二侧墙（8），第二侧墙还延伸至覆盖基材位于假栅结构第二侧的第二区域以及第一凹槽的部分表面，在第一凹槽内形成第一裸露区域；在第一裸露区域沉积第一子掺杂区域（9）；去除第二侧墙位于假栅结构朝向第一区域一侧的部分，在第一凹槽内沉积第二裸露区域，并在第二裸露区域形成第二子掺杂区域（11）；在基材的第二区域形成第二掺杂区域（14）；去除假栅结构，在基材第一表面形成栅极结构，栅极结构与第二子掺杂区域至少部分交叠，且与第二掺杂区域不交叠。

公开(公告)号：WO2018121440A1

公开(公告)日：2018-07-05

申请号：PCT/CN2017/118025

申请日：2017-12-22

申请人： 无锡华润上华科技有限公司

发明人： 张广胜 ,  张森 ,  胡小龙 ,  吴肖

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/06 ,  H01L29/78

摘要： 一种横向扩散金属氧化物半导体场效应管，包括第二导电类型的衬底(101)、所述衬底(101)上的第一导电类型的漂移区(102)、所述衬底(101)上的第二导电类型的沟道区(103)、所述漂移区(102)表面的第一导电类型的漏极区(110)、所述沟道区(103)表面的源极区、所述漏极区(110)与源极区之间的第一场氧层(104)以及位于所述沟道区(103)远离所述漏极区(110)的一侧的第二场氧层(104a)，所述横向扩散金属氧化物半导体场效应管还设有从所述第二场氧层(104a)向下贯穿至所述衬底(101)的隔离沟槽(108)，所述隔离沟槽(108)内的填充物的电导率小于所述衬底(101)、漂移区(102)及沟道区(103)的电导率。

公开(公告)号：WO2018121131A1

公开(公告)日：2018-07-05

申请号：PCT/CN2017/112262

申请日：2017-11-22

申请人： 无锡华润上华科技有限公司

发明人： 林中瑀

IPC分类号： H01L29/78 ,  H01L29/808

CPC分类号： H01L29/78 ,  H01L29/808

摘要： 一种结型场效应晶体管及其制作方法。一种结型场效应晶体管包括衬底(100)、依次设置在衬底上的外延层(200)和掩膜介质层；外延层(200)内设有第一导电类型阱区(210)，第一导电类型阱区(210)内设有漏区(213)和源区(211)。掩膜介质层用于定义源区(211)和漏区(213)，其中，与漏区(213)对应设置的掩膜介质层包括多个分离排列的掩膜子单元，使漏区分离成多个漏区子单元(2131)，且漏区子单元(2131)与掩膜子单元一一对应设置。